计算机组成技术复习.doc

第三章 电子计算机的工作原理
3.1 电子计算机的结构特点
一、冯.诺伊曼体系结构
冯.诺依曼结构计算机的组成和工作原理。

CPU
输入/输出设备
运算器
控制器
存储器

特点：
1、 由运算器、存储器、控制器和I/O设备组成；
2、 指令和数据以同等地位存放在存储器中，按地址寻访；
3、 指令和数据均以二进制表示；
4、 指令由操作码和数据组成，操作码用来表示操作的性质，地址码用来表示操作数存放在存储器中的地址；
5、 指令在存储器中顺序存放，顺序执行，特定情况下根据条件改变执行的顺序；
6、 机器以运算器为中心，输入/输出设备与存储器间的数据传送都通过运算器完成。
二、中央处理器(CPU)的组成
1、 运算器：运算器由算术逻辑部件(ALU)和一些寄存器组成，是直接进行数据交换和运算的部件；
2、 控制单元：控制单元用来指挥和控制程序和数据的输入、运行和处理。
3、 寄存器：
寄存器组：用于存储数据；
累加器(ACC)：提供给ALU的两个操作数之一，并存储计算结果；
标志寄存器(FR)：用于存储某些重要的状态和特征，每个状态用一位标志；
程序寄存器：用于存放下一条要执行指令的地址码；
指令寄存器：存放当前要执行的指令，由指令译码器进行译码，确定应进行什么操作，通过操作控制器产生相应的控制信号。
地址寄存器、数据寄存器。
4、协处理器：
三、冯.诺伊曼结构的演化
1. 控制部件设计的多样化
a) 用逻辑电路设计实现；
b) 微程序设计实现。

2. 采用总线结构
总线：是连接各部件的一组公共信号线，是传送信号和代码的公共通道。
所谓总线实际上就是一组信号连线，每个计算机部件都要与这组信号向相连，每根信号线只有两个状态，高电平和低电平。

这种总线称为外部总线或系统总线，系统总线中的信号线根据其功能的不同又可以分为三类：
1) 数据总线：用来传输各功能部件之间的数据信息，是双向传输总线，位数与机器字长有关；
2) 地址总线：用来指出数据总线上的源数据或目的数据在主存中的地址，是单向传输总线，地址总线的个数与存储器单元的个数有关，称为寻址能力；
3) 控制总线：用来发出各种控制信号的传输线，每一根控制总线是单向的。常见的控制总线有：1）时钟，2）复位，3）中断请求，4）存储器读、写，5）I/O读、写。

由于数据总线是双向总线，每个部件都可以向数据总线上发出数据信号，也可以接收数据总线上数据信号。同一时刻只能有一个部件发出数据信号，其它部件可以接收数据信号。一般来说，每一次的数据传输都是CPU与某一个特定的部件之间的数据传输，其它部件需要与数据总线“断开”，这就需要有一个三态门来实现。

控制端
输入
输出
0
0
0
0
1
1
1
0
高阻抗
1
1
高阻抗
利用三态缓冲器就可以实现器件与总线之间的“开”和“关”，输入和输出分别与器件和总线的数据线相连，控制端由控制线和地址线组合逻辑产生。同样利用三态缓冲器也可以实现双向的数据总线。（P47，图3.4）

3. 以存储器为中心
现代计算机已经从以运算器为中心转化为以存储器为中心。存储器用来存放数据和程序。主存储器可以分为随机存储器(RAM)和只读存储器(ROM)。主存储器通过数据总线、地址总线和控制总线同CPU相连。
对主存储的操作分为两种：读操作和写操作。读操作是从存储器中取出信息的过程；写操作时将信息写入存储器的过程。
在主存储器中包含大量的存储单元，每个存储单元可以存储一个数据，数据长度可以是8位，16位，32位或64位。
CPU每一次只能对存储器中的一个存储单元进行读操作或写操作，CPU通过地址总线将一组地址信号发送到地址译码器，地址译码器译出该地址，选中相应的存储单元，然后CPU在发出一个读信号或写信号，读写信号用来控制数据传送的方向。（参考图3.4中的C1和C2信号）
CPU对存储器的读写过程参考p48,p49，图3.5和3.4。
4. 输入/输出系统功能的加强
3.2 指令系统
前面我们了解了计算机的基本结构，那么我们如何指挥计算机来完成某项工作哪？这就需要向计算机（CPU）发出一系列的指令，CPU执行这些指令来完成某项工作。
一般来说CPU只能完成一些简单的、基本的操作，每一个基本操作称作一个指令，CPU所能够执行的所有指令是有限的，这些指令构成的集合称为指令系统。每一个CPU的指令系统都是不同的。
一、指令系统的基本概念
机器指令：命令机器做某种操作的一条语句称为一个机器指令。指令是CPU唯一能识别的语言。指令在计算机内部是以2进制的数码来表示的，位数可以是8位、16位、32位等等。每一条指令的执行一般都是由一个特定的硬件电路或一组硬件电路来实现。
指令系统：全部机器指令的集合称为指令系统。
二、指令格式

操作码：是一条指令的操作类型或作用；
操作数：代表需要处理的数，或参与操作数的地址。
在一条指令中，操作码有且只能有一个，而操作数可以不止一个，也可以一个没有。有些计算机系统中要求每条指令的位数是相同的，有些计算机系统中指令的位数可以是不同的，一般来说操作码的位数是相同的，而操作数的位数有可能不同。对一个包括n位的操作码来说，最多可以表示2n条指令。
三、指令系统实例
某计算机系统中，指令字长为16位，操作码为8位，操作码为8位，ACC为寄存器，累加器。8位地址总线，16位数据总线。
操作码
意义
助记符
00H
加，A + NUMàA
ADD A, NUM(数字)
01H
减，A – NUMàA
SUB A, (ADDR)
02H
乘，A * ADDR存储单元中的数据àA
MUL A, (ADDR)
03H
除，A / ADDR存储单元中的数据àA
DIV A, (ADDR)
04H
逻辑与，A and NUMàA
AND A, NUM
05H
取数，将一个数取到A中
LD A，NUM
06H
存数，将A中的数保存到ADDR存储单元中
MOV (ADDR), A
07H
停机
STOP

下面我们来编制程序实现：，其中x存放在07H存储单元中，计算结果保存在08H单元中。
内存地址
内存单元的内容
(机器语言程序)
完成功能
助记符
(汇编语言程序)
00H
0505H
Aß5
LD A, 5
01H
0207H
AßA*x
MUL A, (07H)
02H
0006H
AßA+6
ADD A, 6
03H
0207H
AßA*x
MUL A, (07H)
04H
0007H
AßA+7
ADD A, 7
05H
0608H
(08H)ßA
MOV (08H),A
06H
0700H
停机
STOP
07H
X

0BH
结果

3.3 中央处理器(CPU)
一、CPU的基本结构

1) 数的存储：寄存器、锁存器、存储器

2) 累加器AC：运算之前保存一个操作数，运算之后保存运算结果，CPU中可以有一个或多个累加器；
3) 通用寄存器组：可以用来保存数据，也可以参与计算，存取非常速度快，但一般数量不多；
4) 标志寄存器：用来记录CPU当前运行的一些状态，如加减法的进位，溢出，计算结果的正负，运算结果是否为0等等；
5) 程序计数器PC：存放下一条要执行的指令的地址码；
6) 地址寄存器AR：与地址总线相连，给出操作内存单元的地址；
7) 指令寄存器IR：保存取出的指令码；
8) 数据缓冲寄存器DR：与数据总线相连，保存要写入内存的数据或从内存中读出的数据；
9) 指令译码器：解释指令码的意义。
二、CPU的基本操作

1) 取指令：PC地址à地址寄存器à地址总线
控制单元à读信号
数据总线à数据缓冲寄存器à指令寄存器à译码器à操作单元
PC地址+1
2) 读数据：地址码à地址寄存器à地址总线
CUà读信号
数据总线à数据缓冲寄存器àACC
3) 写数据：地址码à地址寄存器à地址总线
ACCà数据缓冲寄存器à数据总线
CUà写信号
举例：
计算5+6，结果保存在08H的存储单元中
助记符
操作码
操作数
说明
LD A, 5
05H
05H
将5取入寄存器A
ADD A, 6
00H
06H
A加上6存入A
MOV (8), A
06H
08H
A存入存储单元8
STOP
07H
00H
停机
CPU工作过程：
取操作码à取操作数à取操作码à取操作数à执行加法à取操作码à取操作数à存数à停机
三、CPU的控制器和机器时钟
CPU取指令、取操作数、存数等等的一系列的操作都可以分解为若干个微操作，同时需要CU发出相应的信号来指挥CPU中的各个部件，以及CPU外部的各个部件协调工作。

时序：正确执行一条指令时，为该条指令中的每个微操作所安排的时间表称为时序。计算机中的时间最基本的单位是机器时钟，由机器时钟可以产生出多个周期。
时钟周期：一个时钟信号的周期称为时钟周期；
机器周期：CPU完成一个基本操作所需要的时间称为机器周期；
指令周期：CPU完成一条指令所需要的时间称为指令周期。

3.4 CPU控制器的设计问题
一、CPU控制器的设计方法
1、 数字逻辑设计方法

微操作：每条指令的执行过程可以分解为若干个小的操作，其中每个操作称为一个微操作。
比如：加法需要进行如下一系列操作：
ACCà加法器；
地址码à地址寄存器à地址总线；
数据总线à数据缓冲寄存器à加法器；
加法器进行加法运算；
结果àACC。

设计方法：
1) 分解每一条指令为若干个微操作；
2) 为每个微操作设计逻辑电路；
3) 每一条指令的控制电路由若干个微操作的逻辑电路组合而成。
缺点：
1) 设计过程复杂，各条指令之间的微操作有许多是相同的；
2) CPU一经设计好，很难改变功能。

2、 微程序设计方法

微指令：将每个微操作看作是一条指令，称为微指令；
微程序：每条指令可以看作是一段微程序；

将每条指令的微程序存放在CPU内部的存储器中，称为控制存储器，一条指令的执行相当于执行一段相应的微程序。
优点：
1) 设计过程相对简单，相当于把硬件设计的一部分转化为软件设计；
2) 改变CPU的功能非常方便，只需修改控制存储器中的微程序即可。

二、流水线技术
1、 流水线的基本概念：
1) 流水线的思想：每条指令的执行都可以分为若干个步骤。早期的CPU指令是串行执行的，现代的CPU是将这些步骤重叠执行。
无流水线CPU的执行过程：

3级流水线CPU的执行过程：

2) 流水线：是指把一个重复的处理过程分解成若干个子处理过程，每个子过程可以与其它的子过程同时进行处理。
3) 8086CPU的流水线结构：
8086将CPU分为两个部件：执行部件EU和总线接口部件BIU。BIU中有一个16字节的指令队列，当队列中出现2个以上的空字节时，BIU自动从总线上读入指令填入队列。当遇到转移指令时，EU向BIU发出控制信号和新地址，BIU清除队列中的内容，重新装入指令码。

4) 7级流水结构：现代的微处理器一般采用7级流水线。

2、 流水线的种类：指令流水线和数据流水线。
3、 流水线的问题：
1) 控制相关；
2) 部件相关；
3) 数据相关。
三、RISC技术
CISC，复杂指令系统计算机(Complex Instruction Set Computer)；
RISC，简化指令系统计算机(Reduced Instruction Set Computer)。

CISC系统的问题：对复杂指令系统的解释和设计导致CPU结构复杂，流水线技术不容易实现，提高CPU的频率有困难。

RISC系统的问题：对编译器的要求比较高，汇编程序不容易看懂。
RISC的特点：大多数指令是单机器周期指令，指令周期 = 机器周期。

第四章 存储器和存储系统
4.1 分层的存储器系统
一、存储器系统的分层结构
随着计算机技术的发展，计算机的体系结构已经从以运算器为中心转变为以存储器为中心。人们希望存储器的容量越大越好，存取速度越快越好，价格越低越好。然而现有的各种存储器还不能同时满足上述所有的要求。

速度
价格
CPU寄存器
最快
最贵
缓存(Cache)
较快
较贵
内存(RAM/ROM)
快
便宜
外存(硬盘/光盘等)
慢
最便宜
存储系统的分层结构：

二、内部存储器的种类
只读存储器(ROM)
随机存储器(RAM)
名称
写入方式
名称
特点
MASK ROM
生产厂家加工
SRAM(静态)
通电可保留数据
PROM
一次性编程
DRAM(动态)
需要不断进行刷新
EPROM
可擦写，可编程

EEPROM
电擦除，可编程

FLASH MEMORY(闪存)
在线可擦、可写

4.2 存储器芯片
一、基本结构

1、 地址线：地址线决定于存储单元的数目；
2、 数据线：数据线决定于存储数据的位数；
3、 片选线：片选，片允许，选择。只有当全部片选线都有效时，存储器才能完成读写操作；
4、 控制信号：
ROM：只有一个读控制信号：输出允许或；
RAM：一个控制信号：读写信号：；
两个控制信号：写信号：；
读信号：，读操作时有效；
两个信号同时有效，数据线处于高阻态。
二、常用的存储器芯片
1. ROM：2716，2K*8，EEPROM

正常状态
编程状态
Vpp
+5
Vpp
+25V
，
片选信号
，
写信号
，
输出允许
，
输出允许

2. SRAM：2114，1K*4

3. SRAM：6264，8K*8

4. DRAM：TMS4464，64K*4

4.3 利用存储器芯片构造存储系统
一、主存储器的工作过程
1、 主存与CPU的连接方式：

2、 主存的工作过程：
1) 读取数据时：
CPU：CPU给出数据的地址à地址总线驱动主存àCPU通过信号线发出读信号；
主存：主存根据地址信息确定操作单元à主存收到读信号，将数据放到数据总线上；
CPU：CPU从数据总线上读入数据。
2) 写入数据时：
CPU：CPU给出数据的地址à地址总线驱动主存àCPU将数据放到数据总线上àCPU通过信号线发出写信号；
主存：主存根据地址信息确定操作单元à主存收到写信号，从数据总线上获取数据；

在一个计算机系统中，一般来说内存的容量都比较大，需要由多个存储芯片构成一个存储系统，这就需要有一个地址译码的过程。
二、利用与非门实现地址译码
例一：CPU地址线20位，数据线8位，读信号，IO/存储器选择
EPROM：，存储地址：0FF000H~0FF7FFH。
起始地址：1111 1111 0000 0000 0000
终止地址：1111 1111 0111 1111 1111

A10~A0
I/O7~I/O7

D7~D0
A10~A0
A19~A12
A11

三、利用译码器实现地址译码
138译码器

G1
C
B
A

1
X
X
X
X
X
1
1
1
1
1
1
1
1
X
1
X
X
X
X
1
1
1
1
1
1
1
1
X
X
0
X
X
X
1
1
1
1
1
1
1
1
0
0
1
0
0
0
0
1
1
1
1
1
1
1
0
0
1
0
0
1
1
0
1
1
1
1
1
1
0
0
1
0
1
0
1
1
0
1
1
1
1
1
0
0
1
0
1
1
1
1
1
0
1
1
1
1
0
0
1
1
0
0
1
1
1
1
0
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
1
0
0
1
1
1
0
1
1
1
1
1
1
0
1
0
0
1
1
1
1
1
1
1
1
1
1
1
0

例二：CPU20位地址线，8位数据线，读信号为，2片的EPROM，一片开始地址为0E0000H，一片开始地址为0E8000H。
第一步：将每一片的开始地址和结束地址写为二进制。
第一片：
开始：1110 0000 0000 0000 0000
结束：1110 0001 1111 1111 1111
第二片:
开始：1110 1000 0000 0000 0000
结束：1110 1001 1111 1111 1111
第二步：确定译码方案：
A12~A0：片内译码；
A19~A16：译码器的片选；
A15~A13：译码器输入。
第三步：画出电路逻辑图：
A12~A0
D7~D0

A13
A14
A15
A16
A17
A18
A19
A12~A0
D7~D0
A12~A0
D7~D0

D7~D0
数据总线
A12~A0

例三：CPU16位地址线，8位数据线，访问存储器控制信号，读写控制信号，
存储芯片：RAM
ROM
地址分配：6000H~67FFH， 系统区，ROM
6800H~6BFFH， 用户区，RAM
第一步：将两个区域的开始地址和结束地址写为二进制。
ROM 开始： 0110 0000 0000 0000
结束： 0110 0111 1111 1111 2K
RAM 开始： 0110 1000 0000 0000
结束： 0110 1011 1111 1111 1K
第二步：选芯片，1片的ROM，2片的RAM。
第三步：分配地址线：
ROM A10~A0片内译码，A13~A11译码器输入，A15~A14译码器片选；
RAM A9~A0片内译码，A13~A11译码器输入，A15~A14译码器片选，A10芯片片选；
D7~D4
A10~A0
D7~D0

A14
A15

A13
A10~A0
D7~D0
A9~A0
D3~D0

D3~D0
数据总线
A9~A0
A12
A11
ROM
A9~A0
D3~D0

A9~A0
RAM
A10

4.4 提高访问存储器速度的方法
一、多存储器方式
1. 单体多字方式
通常情况下，程序和数据在存储体内是连续存放的，正常的读数据过程是：CPU发出一个地址，存储器发出一个数据，CPU发出下一个地址，存储器发出下一个数据，…。
假设说当CPU发出一个地址之后，存储器能够依次发出N个数据，同时CPU能够将这N个数据依次读入，这样就提高了存储器的访问速度。
这种方式能够有效工作的前提是：指令或数据在内存中是连续存放的，如果遇到转移指令，或数据不连续存放，这种方式的效果就不明显了。

2. 多体并行存储系统
二、Cache技术
1. Cache的特点：Cache一般采用SRAM，高速，但价格贵。
2. 工作原理：CPU读一个数据时，地址信号送入Cache和主存，如果数据在Cache中，则从Cache中读数据，否则从主存中读数据，同时将主存中相邻地址的数据装入Cache。

3. 替换机制：当Cache中内容已满时，按照一定的算法对原有的数据块进行替换。
1) 先进先出：FIFO；
2) 近期最少使用：LRU。
4.5 外部存储器
一、分类：
软盘，硬盘，光盘，磁带
软盘、硬盘、磁带：磁定位，磁记录；
光磁盘(MO)：光定位，磁记录；
光盘：光定位，光记录。
二、光盘的种类：
1. 只读光盘：CD_ROM；
2. 一次写光盘：CD-R；
3. 可读写光盘：CD-RW。

第五章 通用微处理器
5.1 8086/8088 CPU的外特性
一、8086/8088 CPU的引脚信号

1) 地址线：，，20位地址总线，地址线和数据线分时复用；
2) 数据线：，
3) ALE：地址锁存信号，高电平时为地址信息，输出；
4) ：数据允许信号，输出；
5) ：数据收发信号；
6) ：读信号，输出；
7) ：写信号，输出；
8) ：存储器/输入输出控制信号，输出；
9) RESET：复位信号，输入；
10) NMI：不可屏蔽中断信号，输入；
11) INTR：中断信号，输入；
12) READY：数据准备好，输入；
13) CLK：时钟信号，输入；
14) ：最大模式、最小模式控制信号，输入。
二、数据和地址信号线的分时复用
8282：8位地址锁存器，STB锁存信号，需要3片；
8286：8位数据收发器，需要2片。
T=1时，数据由A端输入，B端输出；
T=0时，数据由A端输出，B端输入；
：输出允许。

5.2 8086 CPU的内部结构

一、8086 CPU的结构特点
1. 两级流水结构；
2. 总线分时复用；
3. 存储空间分段管理；
4. 指令集丰富；
5. 寄存器组丰富。
二、寄存器组
1. 数据寄存器组：
AX：累加器，BX：基址寄存器，CX：计数器，DX：数据寄存器。
2. 指示寄存器和变址寄存器组：
SI：源变址器，DI：目的变址器，SP：堆栈指示器，BP：基础指示器。
3. 段寄存器：
CS：代码段寄存器，DS：数据段寄存器，ES：辅助段寄存器，SS：堆栈段寄存器。
4. 程序计数器：IP；
5. 标志寄存器：IF
进位标志：CF，零标志：ZF，符号标志：SF，溢出标志：OF，辅助进位标志：AF，
奇偶标志：PF，方向标志：DF，中断标志：IF，跟踪标志：TF。
1：偶数 0：低à高 0：不允许
0：奇数 1：高à低 1：允许
三、20位地址形成
1. 存在的矛盾：8086CPU有20根地址线，寻址能力为1M，而内部的寄存器为16位寄存器，每个寄存器的寻址能力为64K。
2. 解决办法：分段寻址，用两个16位寄存器转换为1个20位地址。
每个地址分为两部分，段地址和偏移地址，称为一个逻辑地址，表示为段地址:偏移地址。每个段的大小为64K，段地址表示段的起始地址，偏移地址表示段内的地址。
一个真实的内存地址称为物理地址，是每个内存单元的唯一的20位地址。
3. 逻辑地址和物理地址的转换公式：
物理地址 = 10H*段地址 + 偏移地址。
一个逻辑地址唯一地对应着一个物理地址，而一个物理地址对应于多个逻辑地址。
FFFFH:0 = FFFF0H F000H:FFF0H = FFFF0H
4. 偏移地址寄存器与段寄存器之间的默认对应关系：
代码段：CS:IP；
数据段：DS:BX，DS:SI，DS:DI；
堆栈段：SS:SP，SS:BP。
5. 段与段之间是有交叠的，相邻段之间相差16Bytes。
DS=1000H, CS=1001H
数据段的物理地址：10000H~1FFFFH
代码段的物理地址：10010H~2000FH
…
…
…
10000H
10010H
1FFFFH
2000FH
数据段
代码段

五、数据在存储器中的存放次序
数据在存储器中的存放方式称为字序，8086的存放原则是：低位在前，高位在后。
例如：在20000H地址存放55AAH
long int a = 0x22334455;
AAH
55H
20000H
20001H
55H
44H
60000H
60001H
33H
22H
60002H
60003H

六、堆栈
1. 堆栈的概念
堆栈是由栈顶和栈底构成的，每次对数据的操作都是在栈顶进行的。
堆栈的操作有两种：入栈 – PUSH, 出栈 – POP。

2. 8086堆栈操作的过程
8086中当前堆栈的栈顶由SS:SP指示；
入栈过程：PUSH AX
假设：SS=9000H, SP=1000H, AX=55AAH
1) SP-1àSP：SP=0FFFH；
2) 将AHàSS:SP中：[90FFFH]=55H；
3) SP-1àSP：SP=0FFEH;
4) 将ALàSS:SP中：[90FFEH]=AAH。
出栈操作：POP BX
1) SS:SPàBL：BL=AAH；
2) SP+1àSP：SP=0FFFH;
3) SS:SPàBH：BH=55H
4) SP+1àSP。
入栈
出栈
栈顶
栈底

AAH
55H
90FFEH
90FFFH
91000H

5.3 8086的工作时序
8086CPU读数据时序

一、T1状态：
：置高电平，表示存储器读，一直持续到T4状态；
地址：由A19~A16和AD15~AD0送出地址数据；
ALE：通知8282对地址数据进行锁存，在ALE的下降沿锁存地址；
：输出低电平，表示总线读周期；
：输出高电平，禁止8286进行数据收发。

二、T2状态：
地址线：撤销地址输出，变为高阻态；
：变为低电平，指示8282数据流的方向为输入；
：输出低电平，给出读信号。
三、T3状态：
AD15~AD0：存储器将数据送到数据总线上。
四、T4状态：
AD15~AD0：CPU在T3状态和T4状态之间的下降沿获取数据；
五、Tw状态：
当存储器速度比较慢时，在T3状态无法给出数据信号，需要在T3状态和T4状态之间插入等待状态Tw。
由外部电路产生一个READY信号输入CPU，CPU在T3的前沿(下降沿)采样READY，若为高电平，则在T3状态和T4状态之间插入Tw状态。在每个Tw状态的前沿继续采样READY信号，直到READY信号为低电平为止。
在Tw状态中，CPU等待存储器的数据。
5.4 IBM PC计算机的工作原理
一、结构图

二、8086的初始状态
1. 除CS之外的所有寄存器清零；
2. CS=0FFFFH；
3. PC机在逻辑地址0FFFF0H设置一条转移指令，转移到ROM BIOS中的初始化程序运行。

第六章 汇编语言及其程序设计
6.1 汇编语言程序及开发过程
一、基本概念
1、 机器语言：指令，是CPU唯一能识别的语言，用二进制表示；
2、 汇编语言：是机器语言的一种助记符形式，与机器语言一一对应；
3、 汇编程序：把汇编语言翻译成机器语言的程序。
二、汇编语言的开发过程

名称
程序名
命令行
生成
汇编程序
MASM, TASM
masm a.asm, tasm /Zi a.asm
a.obj
连接程序
LINK, TLINK
link a.obj, tlink /v a.obj
a.exe
调试程序
DEBUG, TD, CV
debug a.exe, td a.exe

二、汇编程序实例
pp. 119
DATA SEGMENT
STRING DB ‘Hello World!’, ‘$’
DATA ENDS

CODE SEGMENT
ASSUME CS:CODE, DS:DATA, SS:STACK
START:
MOV AX, DATA
MOV DS, AX

MOV DX, OFFSET STRING
MOV AH, 9
INT 21H

MOV AX, 4C00H
INT 21H
CODE ENDS

STACK SEGMENT STACK
DB 256 DUP(?)
STACK ENDS
END START
6.2 指令格式及寻址方式
一、指令格式
指令：要求计算机执行各种操作的命令，一条指令对应一种基本操作；
指令系统：计算机所能够执行的全部命令的集合。

操作码：告诉计算机执行什么性质的操作；
操作数：告诉计算机对什么样的对象进行操作。
每条指令只有一个操作码，但可以有多个操作数，8086指令系统中，操作数的数目有0~2个。
8086指令格式举例
指令格式为形式2。

操作码：6位，表示指令的性质；
D: 方向位(1位)，0—REG表示的寄存器为源寄存器，1—REG表示的寄存器为目的寄存器；
W: 字位(1位)，0—字节操作，1—字操作；

MOD字段：2位
MOD
含义
MOD
含义
00
存储器方式，无位移量
01
存储器方式，有8位位移量
10
存储器方式，有16位位移量
11
寄存器方式，无位移量
REG字段：3位
REG
W=1
W=0
REG
W=1
W=0
000
AX
AL
100
SP
AH
001
CX
CL
101
BP
CH
010
DX
DL
110
SI
DH
011
BX
BL
111
DI
BH
R/M字段：3位
MOD

R/M
存储器方式
寄存器方式
有效地址的计算公式
W=0
W=1
00
01
10
11
000
BX+SI
BX+SI+ D8
BX+SI+ D16
AL
AX
001
BX+DI
BX+DI+ D8
BX+DI+ D16
CL
CX
010
BP+SI
BP+SI+ D8
BP+SI+ D16
DL
DX
011
BP+DI
BP+DI+ D8
BP+DI+ D16
BL
BX
100
SI
SI+ D8
SI+ D16
AH
SP
101
DI
DI+ D8
DI+ D16
CH
BP
110
D16
BP+ D8
BP+ D16
DH
SI
111
BX
BX+ D8
BX+ D16
BH
DI

MOV AX, [BX+SI]
机器码：8B00H
100010
1
1
00
000
000
操作码
D
W
MOD
REG
R/M
D = 1：REG中指出目的寄存器；
W = 1：16操作；
MOD = 00：从存储器中读，无偏移；
REG = 000：AX，结合D，目的为AX；
R/M = 000：结合MOD，[BX+SI]。

MOV AX, [BX+SI+10H]
机器码：8B4010H
100010
1
1
01
000
000
00010000
操作码
D
W
MOD
REG
R/M
操作数
MOD = 01：从存储器读，8位偏移；
R/M：BX*SI+操作数(8位)

MOV AX, [BX+SI+1000H]
机器码：8B800010H
二、8086指令集
数据传送指令集
MOV 把源操作数送给目的操作数
XCHG 交换两个操作数的数据
PUSH, POP 把操作数压入或取出堆栈
PUSHF, POPF, PUSHA, POPA 堆栈指令群
LEA, LDS, LES 取地址至寄存器
XLAT(XLATB) 查表指令

算数运算指令
ADD, ADC 加法指令
SUB, SBB 减法指令
INC, DEC 加一或减一
NEG 取二进制补码
MUL, IMUL 乘法指令
DIV, IDIV 除法指令
CBW, CWD 有符号数扩展指令
AAA, AAS, AAM, AAD 非压BCD码运算调整指令
DAA, DAS 压缩BCD码调整指令

位运算指令集
AND, OR, XOR, NOT, TEST 逻辑运算
SHR, SHL, SAR, SAL 移位指令
ROR, ROL, RCR, RCL 循环移位指令

程序流程控制指令集
CLC, STC, CMC 设定进位标志
CLD, STD 设定方向标志
CLI, STI 设定中断标志
CMP 比较
JMP 跳往指定地址执行
JXX 条件转移指令
LOOP 循环指令
LOOPE(Z) 条件循环指令
CALL, RET 子程序调用,返回指令
INT, IRET 中断调用及返回指令

字符串操作指令集
MOVSB, MOVSW, MOVSD 字符串传送指令
CMPSB, CMPSW, CMPSD 字符串比较指令
SCASB, SCASW 字符串搜索指令
LODSB, LODSW, STOSB, STOSW 字符串载入或存贮指令
REP, REPE, REPNE 重复前缀指令集

三、寻址方式
1、 操作数寻址方式
1) 立即寻址：
操作数存放在指令中，紧跟在操作码之后，作为指令的一部分存放在代码段中。
立即寻址方式通常用来给寄存器赋初值，必须与目的寄存器的长度一致。
MOV AX, 3
MOV BL, 0B0H
MOV DS, 0 ╳
MOV AL, 1000H ╳
2) 寄存器寻址:
源操作数和目的操作数均为寄存器，不需要访问存储器，执行速度最快。
MOV CX, BX
MOV AL, BX ╳

以下的寻址方式都不是直接给出要访问的数据，而是给出要访问数据的内存地址，这个地址一般称为有效地址，是一个偏移地址，段地址通过默认方式得到。有效地址的计算可以用下式表示：
有效地址 = 基址 + 变址 + 偏移量
基址寄存器：BX, BP;
变址寄存器：SI, DI
偏移量：8位或16位数字。
在一条指令中，三个部分不一定同时存在，可能只有其中的两部分或一部分，而且每一部分都可正可负，之间的加法运算为补码运算。

3) 直接寻址:
操作数的有效地址只包含位移量一项，偏移量即为有效地址。当目的操作数为存储器，源操作数为立即数时，必须指明操作的类型。
MOV DX, [1010H]
MOV AX, ADDR
MOV AX, [ADDR]
MOV AL, ARRD[10]
MOV [1010H], 3 ╳
MOV BYTE PTR [1010H], 3
MOV WORD PTR [1010H], 3
4) 寄存器间接寻址：可用寄存器BX, BP, SI, DI
操作数的有效地址只包括基址寄存器或变址寄存器。操作数在存储器中，而操作数的