网络阻抗测试仪.doc

目 录

一、方案论证与比较 3
1.1 信号源选择部分方案论证 3
1.2 信号源调理部分方案论证 4
1.2.1 有源低通滤波 4
1.2.2放大电路 4
1.3 I/V变换电路模块方案论证 4
1.4阻抗模测量模块方案论证 5
1.5阻抗角测量部分方案论证 5
1.6综合控制部分方案论证 6
二、分析计算 6
2.1阻抗模 6
2.2阻抗角 7
2.3 谐振点 7
2.4被测网络结构的判断和计算 7
2.4.1 元件类型判断 7
2.4.2 元件串、并联判断 7
2.4.3 元件参数的计算 8
三、系统设计 8
3.1总体设计框图 8
3.2单元电路设计 9
3.2.1 DDS产生信号源电路设计 9
3.2.2 信号源滤波及放大电路设计 10
3.2.3 I/V转化电路设计 10
3.2.4峰值检波模块电路设计 11
3.2.5比较器电路设计 11
3.2.6电源电路设计 12
3.2.7 MSP430和CPLD电路设计 12
四、软件系统流程图 14
五、系统测试 15
5.1测试原理与方法 15
5.2使用仪器 15
5.3测试数据结果 15
5.4数据误差分析 17
5.5总结 17
六、参考文献 17
网络阻抗测试仪
摘要：本方案采用MSP430单片机作为主控。利用DDS芯片AD9851、运放电路、矩阵键盘，设计了一个输出幅度2V±0.1V（Vpp）、频率1kHz～200kHz、可步进显示的正弦信号作为标准输入信号，设定固定频率或扫频信号输入到被测未知R、L、C网络，经过I-V转换电路后，通过有效值转换芯片AD637和24位高精度A/D转换芯片测量输出电压值，换算阻抗。阻抗角的测量是将原输入信号和经由被测网络后输出的一组测量信号分别经过由TL3016构建成的具有迟滞特性的过零比较器整形为方波，通过可编程逻辑器件（CPLD）对方波信号进行滤波、测算相位差，单片机读取CPLD相位差信息计算得到阻抗角。利用相位的大小判断元件的种类，分别利用DDS的低频和高频信号判断串并联网络结构，由阻抗和电路结构进一步计算元件具体数值。
关键字：阻抗测量；AD7799；TL3016；RLC网络；MSP430
一、方案论证与比较
1.1 信号源选择部分方案论证
阻抗参数测量在传感器、仪器仪表以及印刷电路分布参数分析等技术领域中占据非常重要的地位，目前阻抗测量技术已经从电桥法、谐振法等传统方法发展到矢量伏安法等现代数字测量技术。然而现有的数字化阻抗测量方法都要求激励信号是低失真度的正弦信号，而频率高的低失真度正弦信号很难获得，这限制了测量精度的提高和测量范围的扩大。可见，获得低失真度、高精度、稳定的标准信号源是这个系统的核心，它的成功与否，将直接影响到整个系统的性能。
方案一：利用模拟分立元件（如RC、LC网络）产生振荡信号
利用成熟的三点式晶体管振荡电路，可以通过改变电阻，电感，电容元件的参数，来改变正弦振荡的频率。这种电路的特点是频率稳定性较好，并且很容易起振，电路简单。但是如果要实现题目中要求的1KHz至200KHz那么宽的频率范围，很难做到，或者实现起来系统体积太大，功耗很高，容易产生杂波，不易精确调节振荡频率。
方案二：利用压控振荡器VCO产生振荡信号
压控振荡器(又称为VCO或V/F转换电路)产生的波形的振荡频率与它的控制电压成正比，因此，调节可变电阻或可变电容可以调节波形发生电路的振荡频率。利用集成运放可以构成具有一定精度、线性较好的压控振荡器。并且，可以用数字电位器实现对电压的程控。但是，开环VCO的频率稳定度和频率精度较低，题目中的频率范围对于压控振荡器来说太宽，很难实现，并且压控振荡器产生的信号频率稳定度也达不到题目的设计要求。
方案三：直接数字合成法(DDS)
DDS或DDFS 是 Direct Digital Frequency Synthesis 的简称，通常将此视为第三代频率合成技术，它突破了前几种频率合成法的原理,从“相位”的概念出发进行频率合成。这种方法不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位，还可以用DDS方法产生任意波形(AWG)。
AD9851是比较常用的功能强大的DDS芯片，它提供了并行和串行控制字输入，以改变其输出频率，易于控制，内部包含可编程DDS系统、集成高速的10bitDAC及高速比较器，能够产生频率很高的正弦信号(0~70MHz)，由于采用特定的集成工艺，内部数字信号抖动很小。而且，采用该DDS芯片外围电路相对简单，便于操作。
综上所述，我们从多个方面考虑采用了方案三作为信号源产生部分。
1.2 信号源调理部分方案论证
信号源调理主要可分为以下两个方面：一是对噪声干扰的有效控制；二是对输出信号幅度进行调理。
1.2.1 有源低通滤波
AD9851的内部没有有效的低通滤波器，因此经过DAC输出的扫描信号不可避免的含有高频噪声，该噪声可以分为两类：一类为DAC数模转换带来的阶梯波形分量及其高次谐波，另一类为AD9851内部系统时钟及其高次谐波。故信号输出端口需要加低通滤波抑制高频干扰。
有源滤波能对大小和频率都变化的谐波以及变化的无功进行补偿，克服LC滤波器等传统的谐波抑制和无功补偿方法的缺点，获得比无源滤波器更好的补偿特性，控制精度高、治理效果好，是比较理想的滤波方式。有源滤波器是指由放大电路及RC网络构成的滤波器电路，它实际是一种具有特定频响的放大器，滤波器的阶数越高，频响特性衰减的速率越快，但RC网络阶数越多，元件参数计算越繁琐，电路的调试越困难，综合考虑，我们选用二阶有源低通滤波器。
1.2.2放大电路
题目要求输出信号幅度2V±0.1V（Vpp），而从DDS输出的波形幅度达不到题目要求，因此要对DDS输出的电压幅度进行放大。
方案一：用晶体管组成放大电路
用分立的晶体管元件构成的放大电路，优点是灵敏度高、能承受的较大的功率、动态范围广等，它们的通频带也较宽。但是，分立元件组成的电路调试起来很困难，特别是在高频段，而且容易引入噪声和失真。
方案二：用运算放大器构成放大电路
一个较好的解决方案是利用性能优良的集成的运算放大器构成差分放大电路。Ti公司的OPA2227PA是低噪声、高精度、高速的集成运放，带宽满足题目标准信号源的频率范围1kHz～200kHz的要求，用它构成基本运算放大电路可以比较理想地实现对信号源进行幅度放大。
综上所述，我们采用方案四作为本系统的放大部分。
1.3 I/V变换电路模块方案论证
本实验采用的方法是让标准正弦信号经过未知一端口网络，由外围电路测出未知网络的阻抗模和阻抗角，从而判断构成被测网络的阻抗形式，所以要将经由未知网络的电流转换为电压从而实现下面未知网络的阻抗的测量过程。
方案一：利用分压电路
将电流通入电阻，在电阻上采样出电压信号，其中，可以使用电位器调节输出电压的大小。这种方法最简单，但需要考虑功率和放大倍数的选择问题，不采用。
方案二：积分电路方法
电压可以看作是电流的积分，即U=
为保证精度，选取运放时尽量找输入阻抗大的。该电路常用于PID调节，积分电路成熟且放大倍数和精度较好。但要注意这种电路输出电压和输入电流的相位是相反的，但对于电阻和电容的选择要求高，不采用。
方案三：运放直接搭接的方法(跨阻放大器)
充分利用运放“虚短”和“虚断”的概念，将电流转换为电压信号,电流通过电阻，在电阻上产生压降，建立起电压和电流的关系为
Uo=
这种方法避免了运放输入失调电压，输入偏置电流和失调电流带来的积分误差，也避免了电容的漏电流带来的误差，我们选用Ti公司的精度高、性能优良的OPA2227PA作为跨阻放大器,实现I/V变换。
1.4阻抗模测量模块方案论证
方案一：直接信号采样法
通过高速A/D转换器对被测交流信号直接采样，再通过数据处理得到信号的电平值，但这种方法对A/D转换器的采样速率和系统数据处理的速度要求较高，在实际设计中，为了保证足够的精度，采样间隙应尽量短，对器件的速度要求较苛刻。
方案二：峰值检波法
采用真有效值/直流转换器将被测的交流信号电压转换为与其有效值相等的直流电压，然后通过A/D转换器对该电压进行采样，即可得到被测交流信号的电平值。对于正弦波，其峰值与有效值之间存在倍的关系，因此，只要测得了信号的有效值，信号的峰峰值也就相应得到了。AD公司生产的AD637是专门的有效值检测集成芯片，因此采用AD637电路就能实现信号的有效值检测该方法降低了对A/D转换器采样速率的要求，并且降低了单片机对采样数据处理的难度，电路的性能优良、实现简单。此外，它还适用于任意波形信号的电平测量。
经比较，选用方案二作为阻抗模测量电路的实现方法。
1.5阻抗角测量部分方案论证
方案一：矢量法
设两个同频率等幅( E) 的正弦信号相减后得到矢量差的模:
|V| = 2 E sin（φ/2)
将矢量差的模通过滤波后, 其值与sin(φ/ 2) 成正比
方案二：相乘法器法
将两个同频率的正弦信号通过乘法器后, 经过积分滤波电路得到一个直流电压: V= KcosUφ，其中，K 为传输系数。本方法可以滤除信号波形中的高次谐波, 抑制了谐波对测量准确度的影响。
方案一、方案二通用性和灵活性均较差，难以用外部电路实现，故不采用。
方案三：基于CPLD的鉴相法
将标准输入信号和经由被测网络后输出的一组测量信号分别经过由TL3016构建成的具有迟滞特性的过零比较器整形为方波，通过可编程逻辑器件（CPLD）对方波信号进行相应的处理，最后由单片机MSP430计数得到阻抗角。CPLD和这种方法速度快、精度高，外围电路简单易行，是比较理想的相位差测量方法。
1.6综合控制部分方案论证
方案一：采取FPGA或者CPLD控制
近年来，可编程器件发展很快，在很多方面都得到了广泛的应用。采用大规模的可编程器件来完成系统的控制是一种很不错的解决方案，它具有体积小、改动灵活的特点。用它们作为系统的“神经中枢”，可以采用VHDL或者Verilog语言来描述。但是一般来说，复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)集成的门数目不会很多。现场可编程门阵列FPGA(Field Programmable Gate Array) 是新一代的可编程器件，但是需要外部的配置芯片，否则断电后，保存在RAM中的程序会丢失。这个方案特别适用于大型、高速、复杂系统的控制，但是本系统中，考虑到成本和制作难易程度，没有采用这个方案。
方案二：采取MSP430单片机作为控制中心
MSP430是Ti公司生产的一种16位超低功耗、具有精简指令集的混合信号处理器，可以将多个不同功能的模拟电路、数字电路和微处理器集成在一个芯片上。MSP430采用精简指令结构，具有丰富的寻址方式、简洁的27条内核指令以及大量的模拟指令，大量的寄存器和片内数据存储器都可以参加多种运算，保证了可编制出高效率的源程序；可以再25MHz晶振的驱动下，实现40ns的指令周期；该单片机功耗低、片内资源丰富，便于高效开发。
多方面考虑，我们选用MSP430作为控制中心，结合CPLD实现对电路的综合控制。
二、分析计算
2.1阻抗模
在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。阻抗常用Z表示，是一个复数，实部称为电阻，虚部称为电抗，其中电容在电路中对交流电所起的阻碍作用称为容抗 ,电感在电路中对交流电所起的阻碍作用称为感抗，电容和电感在电路中对交流电引起的阻碍作用总称为电抗。阻抗公式为
Z=R+jX
其中，|Z|=,|Z|称为阻抗模。
在本系统中，将输入信号的有效值用Ui表示，经过被测网络后的输出信号有效值用Uo表示，如图2.1。
被测网络
Ui

R

Uo

图2.1 阻抗模分析
由图知，Uo=,则|Z|=，且Ui=,其中Vp-p为题目要求的2V。只要通过峰值检波部分测得Uo便可计算出阻抗模|Z|。
2.2阻抗角
将输入与输出双T网络的信号分别进行整形得到的A、B两个方波信号，送入CPLD进行异运算，整理后得到矩形脉冲信号，将其送到单片机MSP430计算出该脉冲信号的占空比K,阻抗角|φ| =，阻抗角的正负取决于A、B两个信号上升沿到来的先后，若A的上升沿到来超前于B，φ为正；反之，φ为负。
2.3 谐振点
由电感L和电容C组成的，可以在一个或若干个频率上发生谐振现象的电路，统称为谐振电路，谐振条件是整个谐振电路的核心，当X=0时，电路发生谐振。对于LC串联电路，Z= ，由X=0得，谐振条件为ω=；对于LC并联电路，Z=，当=1时，形成谐振条件，即ω=，其中，ω=。在本系统中，通过MSP430扫描波形，根据阻抗模的变化，再结合程序便可得出谐振频率。
2.4被测网络结构的判断和计算
2.4.1 元件类型判断
由电路知识可知，电阻的阻抗Z=R,电容的阻抗Z=，电感的阻抗Z=。对于由RC元件组成的被测网络，φ‹0；对于由RL元件组成的被测网络，φ›0；对于由LC元件组成的被测网络，φ=+90°或-90°。根据系统测试出的φ值，便可判断被测网络的元件类型。
2.4.2 元件串、并联判断
当输入低频信号时，对于由RC元件组成的被测网络，串联时，阻抗模趋近于无穷大，而并联时，阻抗模接近于R的值；对于由RL元件组成的被测网络，串联时，阻抗模接近于R的值，而并联时，阻抗模接近于无穷大；对于由LC元件组成的被测网络，可以通过对谐振点的测量，来判断串、并联情况，对于串联电路，频率逐渐增大，阻抗模先减后增，即阻抗模有最小值，而并联时，频率逐渐增大，阻抗模先增后减，即阻抗模有最大值。
在元件类型判断好的情况下，设置DDS芯片使其产生低频信号（如1Hz），根据系统所测量的阻抗模便可判断出元件的串、并联情况。
2.4.3 元件参数的计算
由阻抗Z的公式知，R= (1)
X= (2)
只要在一个固定频率的测试点，测得阻抗模|Z|和阻抗角φ，便可计算出元件的参数。
a) RC串联时，R=,C=；
b) RL串联时，R=,L=；
c) LC串联时，Z=,则|Z|=||，用两个不同频率的测试点，便可算出L和C的值；
d) RC并联时，R= |Z |，C=；
e) RL并联时,R= ,L=；
f) LC并联时, Z=,则|Z|=,用两个不同频率的测试点，便可算出L和C的值。

三、系统设计
3.1总体设计框图
整个系统的框图如图3.1所示，系统主要由DDS正弦信号产生模块，滤波放大模块，I/V转换模块，峰值检测模块，比较器模块组成。

图3.1 系统框图
3.2单元电路设计
3.2.1 DDS产生信号源电路设计
本系统采用以AD9851为核心的DDS模块作为信号源产生模块，通过系统的主控制器MSP430，采用并行模式，程控产生题目所需的正弦波。AD9851主要包括相位寄存器、相位全加器、D/ A 转换器,相位寄存器和相位全加器构成相位累加器。AD9851 内部的控制字寄存器首先寄存来自外部的频率、相位控制字,相位累加器接收来自控制字寄存器的数据后决定最终输出信号频率和相位的范围和精度,经过内部D/ A 转换器后,所得到的就是最终的数字合成信号。DDS模块电路图如图3.2.1所示。

图3.2.1 DDS模块电路

3.2.2 信号源滤波及放大电路设计
由于DDS产生模块有两个输出端口，两个输出端口均输出峰峰值为1V的正弦波，但二者相位正好相反，且两者均含有一定的值相等的直流分量。采用差分放大电路，便可将直流分量消去，且峰峰值刚好达到题目要求的2V，电路简单且易操作，电路如图图3.2.2所示。

图3.2.2 放大电路

3.2.3 I/V转化电路设计
由于系统中的被测模块只有一端输出，输出的只能是电流，但之后的峰值检测需要的是电压，所以需要使用I/V转化电路，将电流转换为电压。本系统使用简单的I/V转化电路，便可实现系统要求，电路图如图3.2.3所示。

图3.2.3 I/V转化电路

3.2.4峰值检波模块电路设计
峰值检波电路的作用是对输入信号的峰值进行提取，产生输出Uo。峰值检测电路在很多电路中有着很重要的作用。本系统中，我们使用集成芯片AD637作为峰值检波模块的核心。AD637是一款完整的高精度、单芯片均方根直流转换器，可计算任何复杂波形的真均方根值。它提供集成电路均方根直流转换器前所未有的性能，精度、带宽和动态范围与分立和模块式设计相当。AD637提供波峰因数补偿方案，允许以最高为10的波峰因数测量信号，额外误差小于1%。宽带宽允许测量200 mV均方根、频率最高达600 kHz的输入信号以及1 V均方根以上、频率最高达8 MHz的输入信号，满足题目中的要求。通过集成芯片的应用，大大地减少了外围电路，并且测量出的数据更加精确，电路图如图3.2.4。

图3.2.4 峰值检波电路

3.2.5比较器电路设计
比较器是将一个模拟电压信号与一个基准电压相比较的电路。比较器的两路输入为模拟信号，输出则为二进制信号，当输入电压的差值增大或减小时，其输出保持恒定。本系统中，我们使用的是过零比较器，即一端输入接地，输入的正弦波转换成了方波。由于形成的方波底端值是负值，而CPLD要求的方波输入不能有负值，所以在输出端加了二极管用来消去底端负值，以满足实验要求，电路如图3.2.5。

图3.2.5 比较器电路
3.2.6电源电路设计
本系统使用的直流稳压电源电压需要+5V和-5V，且要求电压输出稳定，纹波电压小。输入市电220V/50Hz，经过变压器后，降压为低压交流电，全波整流后加到各三端稳压器的滤波电容上，电源的部分电路如图3.2.6。

图3.2.6 电源电路

3.2.7 MSP430和CPLD电路设计
本系统用到的主控器件为MSP430，它是整个系统的核心，用其控制CPLD等器件的运作，其最小模块如图3.2.7所示。
。

图3.2.7.1 MSP430最小模块

CPLD和单片机MSP430合理的结合，使外围电路更少，且CPLD有着编程灵活、集成度高、设计开发周期短、适用范围宽等特点，图3.2.7.2是部分CPLD模块电路图。

图3.2.7.2 部分CPLD模块电路

四、软件系统流程图
软件部分用于控制标准源输出，自动测试阻抗，测量谐振频率，判断电路网络模式，在系统中起到重要作用。
（1）整体软件流程图

初始化
开始
键盘扫描获取键值
等待外部
中断
频率及模式控制
模式判断
等待时
钟中断

自动测试阻抗模式
标准源输出模式
测量谐振频率模式
判断电路网络模式

图4.1 整体软件流程图

(2)键盘中断服务程序

图4.2 键盘中断流程图
（3）定时器中断服务程序—测量模式

图4.3 定时器中断流程图
五、系统测试
5.1测试原理与方法
（1）峰值检波电路调试
接通该模块电路检查无误后，给予峰值检波电路的输入以不同的频率和不同幅度的正弦波，观察并测量输出的幅度是否与给定的正弦波的峰值相等，并将设定值与实际测量值进行比较、矫正。
（2）相位测量测试
接通该模块电路检查无误后，对输入的信号相位差进行测量，与数字相位计测量的结果比较，进行矫正调整。
（3）整体调试
接通整体电路检查无误后，各功能模块调试通过后再进行整机调试。扫频信号（先给定某一固定频率）通过待测网络产生两路既有相位差又有幅度差的正弦信号，用设计的相位测量电路对它们进行测量，与数字相位计的测量结果进行比较，矫正相位测量器的测量精度。然后通过幅度检波器，观察和测量系统计算出来的网络（在该频率）的幅度值，与实际两路信号的幅度值（用示波器测量）之比相比较，并与理论相比较。选择几个边缘频点、相位差值和幅度进行校验。从而提高整个系统的性能。
5.2使用仪器
60MHz (1Gs/s )Tektronix TDS1002型数字示波器
5.3测试数据结果
根据题目要求，我们进行了以下测试：
（1）信号源的频率和幅值（频率可设置）

频率∕KHz
理论值
1
2
5
10
20
50
100
200
显示值
1.00
2.00
5.00
10.00
20.00
50.01
100.00
200．00

幅值∕V
理论值
2
2
2
2
2
2
2
2
显示值
1.995
1.987
2.001
2.001
2.001
1.983
2.015
2.010
（2）|Z|和φ的测试
a）R、L串联
R=1K L=10mH
频率∕KHz
1
10
50
100
200
|Z|/Ω
理论值
1002
1181
3296
6362
12606
测量值
1000
1175
3300
6358
12596
φ
理论值
3.89
7.16
72.33
80.95
85.45
测量值
5.00
8.20
82.00
90.00
90.00
b）R、C串联
R=500Ω C=20nF
频率∕KHz
1
10
50
100
200
|Z|/Ω
理论值
7973
939
524
506
501
测量值
7969
946
530
512
511
φ
理论值
-86.40
-78.68
-17.67
-9.05
-4.55
测量值
-95.00
-88.88
-19.99
-1.33
-1.55
c）L、C串联
L=0.5mH C=10nF
频率∕KHz
1
10
50
100
200
|Z|/Ω
理论值
15912
1560
161
155
549
测量值
15922
1569
169
165
558
φ
理论值
-90.00
-90.00
-90.00
-90.00
90.00
测量值
-80.00
-83.66
-79.99
-80.99
85.02
d）R、L并联
R=1K L=20mH
频率∕KHz
1
10
50
100
200
|Z|/Ω
理论值
135
2016
981
158253
316506
测量值
125
2014
973
158250
316499
φ/rad
理论值
7.16
51.47
80.95
85.45
87.72
测量值
5.23
47.97
74.88
81.88
80.22
e）R、C并联
R=500Ω C=5nF
频率∕KHz
1
10
50
100
200
|Z|/Ω
理论值
499
588
16142
3169
6278
测量值
486
578
16138
3159
6265
φ
理论值
-0.90
-8.92
-38.13
-57.51
-72.33
测量值
-1.99
-17.34
-43.22
-63.77
-77.48
f）L、C并联
L=10mH C=1nF
频率∕KHz
1
10
50
100
200
|Z|/Ω
理论值
63
654
22347
2133
850
测量值
59
650
22336
2122
846
φ
理论值
90.00
90.00
-90.00
-90.00
-90.00
测量值
92.00
84.79
-83.78
-83.99
-79.99

(3) 网络结构的测试

网络1
网络2
网络3
网络4
网络5
网络6
R
理论值
500Ω
1K

500Ω
1K

测量值
478Ω
990Ω

489Ω
991Ω

L
理论值

10mH
0.5mH

20mH
10mH
测量值

8mH
0.4mH

18mH
9mH
C
理论值
20nF
10nF

5nF

1nF
测量值
18nF
9nF

4nF

1nF
串﹑并联
理论值
串
串
串
并
并
并
测量值
串
串
串
串
串
串
5.4数据误差分析
正弦波信号发生器的误差:AD9851的工作频率比较高，有噪声影响产生的信号。
放大及滤波电路的误差：放大器不是理想运放，滤波电路不可能滤去所有频段的干扰。
I/V信号转换的误差：I/V信号转换电路中，换挡所用电阻精度不是十分的高。
峰值测量的误差：峰值检波电路本身有转换误差，而且A/D采集后数据处理也有误差。
相位测量的误差：采用计数法测相，其误差来源有以下几个方面：
(1)记数误差。计数器存在的误差，这个误差是方案本身存在的，无法消除，采用改进后的计数方案虽无法消除误差，但可减小误差的影响；
(2)前级处理引入的误差。采用计数法测相前需要对输入的两路信号进行限幅放大、电平转换等处理，由于难以保证处理两路信号的电路线形度完全一致，因此会引入误差。另外在电平转换时，比较器会影响转换的方波上升沿或下降沿不稳定，影响计数结果。
(3)噪声及所选器件也会影响测量精度。
5.5总结
本设计基本实现了基本要求，精度与技术指标也达到了要求的水平，同时还实现了发挥部分的部分内容，如将Re [Z]和Im [Z]的测量范围比较广泛，测量误差达到基本要求，正弦波信号发生器的频率可以从1kHz 开始，以100Hz 的步进增加，最后到达200kHz。
六、参考文献
【1】黄正瑾 电子设计竞赛赛题分析 东南大学出版社
【2】郭业才 模拟电子技术 清华大学出版社
【3】David Comer 电子电路设计 电子工业出版社

In this paper,we designed a network impedance tester. The MSP430 microcontroller is a master in the programe. By AD9851, DDS chip amplifier circuit, Matrix keyboard, we designed an output amplitude 2V±0.1V( Vpp ), sinusoidal signals using frequency 1khz~200khz,and you can step to display as standard input signal. Set a fixed frequency or sweep signal input to the unknown R, L, C network under test.After I-V circuit, through the effective value chip AD637 and 24 - bit high - precision measurement of A/D conversion chip output voltage value conversion impedance. Impedance measurement of an angle is putting the original input signal and through the network a group of measuring the output signal under test into TL3016 respectively, after the construction of a zero - crossing comparator with hysteresis characteristics of plastic for square wave. By programmable logic device ( CPLD ) other wave signal filtering, measuring the phase difference, read the CPLD phase information of Single Chip Computer calculated impedance angle. We can get the size of the component species by using phase.Low frequency and high frequency signals using DDS judge the series - parallel networks Structure. Further calculating by the impedance circuit structure and component specific value.

18