计算机组成原理第9章习题指导.pdf

计算机组成原理第 9 章习题 1 第 9 章 控制单元的功能 例例 9.1 设 CPU 内部采用非总线结构，如图 9.1 所示。（1）写出取指周期的全部微操作。（2）写出取数指令“LDA M”，存数指令“STA M”，加法指令“ADD M”（M 均为主存地址）在执行阶段所需的全部微操作。（3）当上述指令均为间接寻址时，写出执行这些指令所需的全部微操作。（4）写出无条件转移指令“JMP Y”和结果为零则转指令“BAZ Y”在执行阶段所需的全部微操作。MDRMARPCC2C1C5IRC3C7C4C0时钟C6C8ALU?控制信号CU?标志控制信号ACMDRC9C10C12C11 图9.1 未采用CPU内部总线方式的数据通路和控制信号 解：（1）取指周期的全部微操作如下：PCMAR ；现行指令地址MAR 1R ；命令存储器读 M(MAR)MDR ；现行指令从存储器中读至 MDR MDRIR ；现行指令IR OP(IR)CU ；指令的操作码CU 译码(PC)+1PC ；形成下一条指令的地址（2）取数指令“LDA M”执行阶段所需的全部微操作如下：Ad(IR)MAR ；指令的地址码字段MAR 1R ；命令存储器读 M(MAR)MDR ；操作数从存储器中读至 MDR MDRACC ；操作数ACC 存数指令“STA M”执行阶段所需的全部微操作如下：Ad(IR)MAR ；指令的地址码字段MAR 计算机组成原理第 9 章习题 2 1W ；命令存储器写 ACCMDR ；欲写入的数据MDR MDRM(MAR)；数据写至存储器中 加法指令“ADD M”执行阶段所需的全部微操作如下：Ad(IR)MAR ；指令的地址码字段MAR 1R ；命令存储器读 M(MAR)MDR ；操作数从存储器中读至 MDR(ACC)+(MDR)ACC；两数相加结果送 ACC（3）当上述指令为间接寻址时，需增加间址周期的微操作。这 3 条指令在间址周期的微操作是相同的，即 Ad(IR)MAR ；指令的地址码字段MAR 1R ；命令存储器读 M(MAR)MDR ；有效地址从存储器中读至 MDR 进入执行周期，3 条指令的第一个微操作均为 MDRMAR（有效地址送 MAR），其余微操作不变。（4）无条件转移指令“JMP Y”执行阶段的微操作如下：Ad(IR)PC ；转移（目标）地址 YPC 结果为零则转指令“BAZ Y”执行阶段的微操作如下：ZAd(IR)PC ；当 Z=1 时，转移（目标）地址 YPC （Z 为标记触发器，结果为 0 时 Z=1）例例 9.2 已知单总线计算机结构如图 9.2 所示，其中 M 为主存，XR 为变址寄存器，EAR 为有效地址寄存器，LATCH 为暂存器。图中各寄存器的输入和输出均受控制信号控制，如 PCi表示 PC 的输入控制信号，又如 MDRo表示 MDR 的输出控制信号。假设指令地址已存于 PC 中，画出“ADD X，D”（X 为变址寄存器 XR，D 为形式地址）和“STA*D”（*表示相对寻址，D 为相对位移量）两条指令的指令周期信息流程图，并列出相应的控制信号序列。计算机组成原理第 9 章习题 3 图9.2 单总线计算机结构示意 解：（1）“ADD X，D”指令取指周期和执行周期的信息流程及相应的控制信号，如图 9.3 所示，图中 Ad(IR)为形式地址。图9.3 “ADD X，D”指令周期的信息流程及相应的控制信号（2）“STA *D”指令取指周期和执行周期的信息流程及相应的控制信号如图 9.4 所示，图中Ad(IR)为相对位移量的机器代码。ACC MQ XIRPCXRMARMDR LATCH M状态 Ki+EARR/WALU 地 址加法器MARo，R/W=R，MDRi ADD X，D PCBusMAR M(MAR)MDR MDRBusIR PCo，MARi MARo，R/W=R，MDRi MDRo，IRi 取指(PC)+1PC(XR)+Ad(IR)EAREARBusMAR M(MAR)MDR MDRBusX LATCHBusACC(ACC)+(X)LATCH指令执行周期 XRo，Ad(IR)o，+，EARi EARo，MARi MDRo，Xi ACCo，Xo，Ki=+，LATCHi LATCHo，ACCi +1 计算机组成原理第 9 章习题 4 图9.4 “STA *D”指令周期的信息流程及相应的控制信号 例例 9.3 设某机主频为 8MHz，每个机器周期平均含 2 个时钟周期，每条指令的指令周期平均有2.5 个机器周期，试问该机的平均指令执行速度为多少 MIPS？若机器主频不变，但每个机器周期平均含 4 个时钟周期，每条指令的指令周期平均有 5 个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论？解：根据主频为 8MHz，得时钟周期为 1/8=0.125s，机器周期为 0.1252=0.25s，指令周期为0.252.5=0.625s。（1）平均指令执行速度为 1/0.625=1.6MIPS。（2）若机器主频不变，机器周期含 4 个时钟周期，每条指令平均含 5 个机器周期，则指令周期为0.12545=2.5s，故平均指令执行速度为 1/2.5=0.4MIPS。（3）可见机器的速度并不完全取决于主频。例例 9.4 设 CPU 内部采用总线连接方式，如图 9.5 所示。PCBusMAR M(MAR)MDR MDRBusIR PCo，MARi MARo，R/W=R，MDRi MDRo，IRi 取指(PC)+1PC(PC)+Ad(IR)EAREARBusMAR MDRM(MAR)ACCBusMDR PCo，Ad(IR)o，+，EARi EARo，MARi ACCo，MDRi MDRo，MARo，R/W=W+1 指令执行周期 STA *D计算机组成原理第 9 章习题 5 CU控制信号时钟IRiPCiPCPCOMARMARi地址线MDRiMDRMDRO数据线ACiACACOYYiALUiALUZZOIR?控制信号CPU内部总线 图9.5 CPU内部总线的数据通路和控制信号（1）写出完成“LDA X”，“STA X”，“ADD X”（X 均为主存地址）3 条指令所需的全部微操作，并指出哪些控制信号有效。（2）当上述 3 条指令均为间接寻址时，写出完成这些指令所需的全部微操作命令，并指出那些控制信号有效。解：由图 9.5 可见，一条 CPU 内部总线 Bus 上连接了指令寄存器 IR，程序计数器 PC，存储器地址寄存器 MAR，存储器数据寄存器 MDR，累加器 AC，算术逻辑单元 ALU，以及 ALU 输入端寄存器 Y 和 ALU 输出端寄存器 Z。总线是上述这些器件的共享资源，每次只能传递一个数据，分别受控制信号控制（下标 i 表示输入控制，下标 o 表示输出控制）。（1）上述三条指令的取指操作均相同，即 PCBusMAR；PCo和 MARi有效，现行指令地址MAR 1R；CU 发读命令 数据线MDR；现行指令从存储器数据线MDR MDRBusIR；MDRo和 IRi有效，现行指令IR (PC)+1PC；形成下条指令的地址 取指周期结束时，指令在 MDR 和 IR 中。由于图 9.5 中没有 IRo控制信号，故进入执行周期后，操作数的地址均由 Ad(MDR)提供。3 条指令执行周期的微操作分别如下。“LDA X”指令 Ad(MDR)BusMAR；MDRo和 MARi有效，指令的地址码字段MAR 计算机组成原理第 9 章习题 6 1R；CU 发读命令 数据线MDR；操作数从存储器数据线MDR MDRBusAC；MDRo和 ACi有效，操作数AC “STA X”指令 Ad(MDR)BusMAR；MDRo和 MARi有效，指令的地址码字段MAR 1W；CU 发写命令 ACBusMDR；ACo和 MDRi有效，欲写入的数据MDR MDR数据线；数据经数据线写入存储器 “ADD X”指令 Ad(MDR)BusMAR ；MDRo和 MARi有效，指令的地址码字段MAR 1R；CU 发读命令 数据线MDR；操作数从存储器数据线MDR MDRBusY；MDRo和 Yi有效，操作数Y (AC)+(Y)Z；ACo有效，CU 向 ALU 发加命令，结果Z ZAC；Zo和 ACi有效，结果AC （2）对于间接寻址的取数、存数和加法指令，其取指周期的操作是不变的，进入间址周期 3 条指令的间址操作均相同，具体的微操作是：Ad(MDR)BusMAR；MDRo和 MARi有效，形式地址MAR 1R；CU 发读命令 数据线MDR；有效地址从存储器数据线MDR 间址周期结束时有效地址在 MDR 中，进入执行周期后，3 条指令的第一个微操作均为 MDRBusMAR；MDRo和 MARi有效，有效地址MAR 其余的微操作不变。例例 9.5 设 CPU 内部寄存器的连接与图 9.5 基本相同，且 IR 的输出与 BUS 连，还需增加两个通用寄存器 R1和 R2，其输入和输出都与总线连接。如果加法指令中的第二个地址码有寄存器寻址、寄存器间接寻址和存储器间接寻址这三种寻址方式，即（1）ADD R1，R2 ；(R1)+(R2)R1（2）ADD R1，R2 ；(R1)+(R2)R1（3）ADD R1，mem ；(R1)+(mem)R1 写出这三种寻址方式完成加法指令所需的全部微操作。解：（1）ADD R1，R2 寄存器寻址 PCBusMAR 计算机组成原理第 9 章习题 7 1R M(MAR)数据线MDRBusIR(PC)+1PC R2Y(R1)+(Y)Z ZBusR1（2）ADD R1，R2 寄存器间址 PCBusMAR 1R M(MAR)数据线MDRBusIR(PC)+1PC R2MAR 1R M(MAR)数据线MDR MDRBusY(R1)+(Y)Z ZBusR1（3）ADD R1，mem 存储器间接寻址 PCBusMAR 1R M(MAR)数据线MDRBus IR(PC)+1PC IR(mem)BusMAR 1R M(MAR)数据线MDR MDRBusMAR 1R M(MAR)数据线MDR MDRBusY(R1)+(Y)Z ZBusR1 例例 9.6 什么是指令周期、机器周期和时钟周期？三者有何关系?计算机组成原理第 9 章习题 8 解：指令周期是 CPU 取出并执行一条指令所需的全部时间，即完成一条指令的时间。机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。例例 9.7 能不能说机器的主频越快，机器的速度就越快，为什么？解：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器，由于机器周期所含时钟周期数不同，机器的速度也不同。机器周期中所含时钟周期数少的机器，速度更快。此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有 Cache、总线的数据传输率、硬盘的速度、以及机器是否采用流水技术等等。机器速度还可以用 MIPS（每秒执行百万条指令数）和 CPI（执行一条指令所需的时钟周期数）来衡量。例例 9.8 某计算机 CPU 的主频为 4MHz，各类指令的平均执行时间和使用频度如表 9.1 所示。试计算该机的速度（单位用 MIPS 表示）。若上述 CPU 芯片升级为 6MHz，则该机的速度又为多少？表9.1 例9.8表格 指令类别 存取 加、减、比较、转移乘除 其他 平均指令执行时间 使用频度 0.6s 35%0.8s 50%10s 5%1.4s 10%解：根据表 9.1 平均指令执行时间及使用频度，得（1）该机的速度为 MIPS8.025.11104.1510508.0356.01=+（2）芯片主频改为 6MHz，该机的速度为(0.8MIPS6MHz)/4MHz=1.2MIPS 例例 9.9 某 CPU 的主频为 8MHz，若已知每个机器周期平均包含 4 个时钟周期，该机的平均指令执行速度为 0.8MIPS，试求该机的平均指令周期及每个指令周期含几个机器周期？若改用时钟周期为0.4s 的 CPU 芯片，则计算机的平均指令执行速度为多少 MIPS？若要得到平均每秒 40 万次的指令执行速度，则应采用主频为多少的 CPU 芯片？解：由主频为 8MHz，得时钟周期为 1/8=0.125s，机器周期为 0.1254=0.5s。（1）根据平均指令执行速度为 0.8MIPS，得平均指令周期为 1/0.8=1.25s。计算机组成原理第 9 章习题 9（2）每个指令周期含 1.25/0.5=2.5 个机器周期。（3）若改用时钟周期为 0.4s 的 CPU 芯片，即主频为 1/0.4=2.5MHz，则根据平均指令速度与机器主频有关，得平均指令执行速度为(0.8MIPS2.5MHz)/8MHz=0.25MIPS。（4）若要得到平均每秒 40 万次的指令执行速度，即 0.4MIPS，则 CPU 芯片的主频应为(8MHz0.4MIPS)/0.8MIPS=4MHz。