数字电路与逻辑设计实验指导书(电子系).docx

数字电路与逻辑设计实验指导书

主审：杨智
主编：陈荣军 原伟

中山大学南方学院电子通信与软件工程系

序 言
《数字电路与逻辑设计实验》是《数字电路与逻辑设计》的课程对口的实验课，是《数字电路与逻辑设计》课程的实验环节。通过本课程的学习，使学生进一步理解数字电子线路的工作原理、学会使用常用电子仪器、掌握基本的电子测量方法、调整电路的基本实验技能，提高理论联系实际、知识综合应用能力。
具体要求：
1、能正确、规范地使用常用电子仪器；
2、具有查阅常用电子器件手册的能力；
3、根据技术要求能选用合适的元器件、组成实验电路，能进行组装及调试；
4、具有分析、寻找和排除常见故障的能力；
5、具有自行拟定实验步骤，分析和综合实验结果以及撰写实验报告的能力。
《数字电路与逻辑设计实验指导书》是在2009 年院内印刷讲义的基础上进行修订，由电子通信与软件工程系陈荣军讲师完成全面修订工作、杨智教授审定修改，《数字电路与逻辑设计实验指导书》适于本院电子信息科学与技术专业、通信工程专业、计算机科学与技术专业的学生使用，也可供相关专业的学生参考。

电子通信与软件工程系
目录

《数字电路与逻辑设计实验》教学大纲 4
实验2 门电路逻辑功能及测试 7
实验3组合逻辑电路的设计 11
实验4 组合逻辑电路（半加器全加器及逻辑运算） 13
实验5 译码器和数据选择器 17
实验6 竞争冒险 19
实验7 触发器工作原理与功能测试 21
实验8 集成计数器及寄存器的应用 24
实验9　时序电路测试及研究 27
实验10 555时基电路 29
附图：实验常用芯片引脚图 33

《数字电路与逻辑设计实验》教学大纲
课程名称：数字电路与逻辑设计实验（Digital Circuit and Logic Experiments）
课程类别：必修 编号： 学时：36
主编姓名：陈荣军 单位：电子通信与软件工程系 职称：讲师
主审姓名： 单位：电子通信与软件工程系 职称：
授课对象：本科生 专业：电子信息科学与技术 年级：二年级上
编写日期：2010年8月 通信工程
计算机科学与技术

一、实验教学目的和任务
《数字电路与逻辑设计实验》属于《数字电路与逻辑设计》课程理论联系实际的实验课程。目的是使学生通过该实验课程的学习进一步加深对理论课程的理解，掌握数字电路设计的基本技能、熟练掌握数字信号的测量方法；通过该实验课程进一步培养学生独立分析问题和解决问题的能力。努力培养学生的创新精神和创新能力。

二、实验教学的基本要求
本实验课程主要以常规的TTL、CMOS中小规模数字电路器件为基础，通过本实验课程的学习使学生能够：
1．通过实验学会数字电路实验需用的仪器及设备的使用。
2．了解TTL、CMOS中小规模集成电路型号系列，使用注意事项。掌握常用数字集成电路的主要参数及逻辑功能的测试方法。
3．学会分析和设计组合逻辑电路，并能用小规模集成电路和相应的中规模集成电路实现。
4．学会分析和设计时序逻辑电路，并能用触发器或中规模计数器实现。
5．初步具备设计、安装、调试数字电路的基本技能。

三、实验内容及学时时安排实验项目的设置及学时分配
序号
实验项目名称
内容简介
实验学时
实验类型
实验要求
每组人数
1
Multsim2001仿真软件练习
1.熟悉Multsim2001软件的元件库
2.练习仿真电路的绘制
3.练习万用表和示波器的应用
4.对基本门电路逻辑功能进行仿真测试
3
验证
必修
2
2
门电路逻辑功能及测试
1.测试四输入与非门74LS20的逻辑功能
2.测试异或门的逻辑关系
3.采用74LS00组成电路的逻辑功能
4.采用与非门组成与门、或门、或非门并测试其逻辑关系
5.测试与非门对脉冲的控制作用
3
验证
必修
2
3
组合逻辑电路的设计
在TPE-D型数字电路实验箱上用74LS 00二输入端四与非门
计出三人表决电路
3
设计
选修
2
4
组合逻辑电路（加法器）
1.组合逻辑电路功能测试
2.测试半加器逻辑功能
3.测试全加器逻辑功能
3
验证
必修
2
5
译码器和数据选择器
1.测试2-4译码器74LS139功能
2.测试利用74LS139扩展的3-8译码器的功能
3.测试数据选择器74LS153的逻辑功能
3
验证
必修
2
6
双稳态触发器

1.测试基本RS触发器的逻辑功能
2.测试JK触发器的逻辑和计数功能
3.测试D触发器的逻辑功能
4.测试用JK触发器组成的应用电路的逻辑功能
3
验证
必修
2
7
集成计数器
1.集成计数器74LS90功能测试
2.计数器级联
3.任意进制计数器设计
3
设计
必修
2
8
计数器芯片的应用
1.测试集成计数器74LS161的功能
2.利用74LS161设计一个其它进制的计数器
3
设计
选修
2
9
计数器仿真实验
1.仿真集成计数器74LS290的功能
2.仿真利用74LS290组成的十进制和二-五进制的逻辑功能
3.仿真利用74LS290组成的六进制的逻辑功能
3
设计
选修
2
10
555集定时器实验
用555定时器构成施密特触发器;构成单稳态触发器;设计一个过电压,欠电压声光报警电路,电路正常工作电压为5V,要求当电压超过5.5V(过电压),和低于4.5V(欠电压)时都要报警.
3
设计
选修
2
11
时序逻辑电路测试及研究
1.异步二进制计数器测试及研究
2.异步二-十进制加法计数器测试及研究
3.环形计数器测试及研究
3
验证
必修
2
12
竞争冒险
用74LS86、74LS10、74LS20搭建一个八位串行奇偶校验电路，观察竞争冒险现象，分析消除方法。
3
验证
必修
2
13
综合实验
使用中、小规模集成电路设计与制作一台数字显示时、分、秒的闹钟
设计要求：
（1） 能进行正常的时、分、秒计时功能；
（2） 能进行手动校时；
（3） 能进行整点报时；
（4） 能在整点时刻与电台所报标准时间校对；
（5） 具有定点闹时功能；
（6） 能自动按预定程序顺序自动报时。
6
综合设计
选修
3
注：必修实验24学时，选修实验12学时，共需修36学时。

四、使用说明
1．与其他课程的联系
本课程的先修课程有《电子信息测量基础实验》、《电路与电子学实验》等，后继课程有《微机原理与应用》、《单片机原理与应用》等，数字电路仿真实验内容与《电路仿真实践》有部分交叉，本门课重点在数电实验内容，详细仿真技术在《电路仿真实践》中讲解。

2．教学方式
课堂讲授、实验指导、小组讨论、项目设计等。
3．考核方式
《数字电路与逻辑设计实验》为必修课程，以学生课前预习报告成绩、课堂实验操作成绩和课后实验报告成绩按25%、50%、25%的比例计算学期总成绩。
五、主要参考书目
1.《数字电路与逻辑设计实验》内部讲义
2．《数字电子技术基础》 高等教育出版社 阎石主编 第五版 2006
3．电工及电子技术实验 天津科学技术出版社 魏清海 第一版 2001
4．Multisim 7&电子技术实验 浙江大学出版社 黄培根 奚慧平 第一版 2005
实验2 门电路逻辑功能及测试
一、实验目的
1．熟悉门电路逻辑功能．
2．熟悉数字电路学习机使用方法。
二、实验仪器及材料
1．TPE-D型数字电路学习机
2.双踪示波器
3．器件
74LS00 二输入端四与非门 2片
74LS20 四输人端双与非门 1片
74LS86 二输入端四异或门 1片
74LS04 六反相器 1片
三、预习要求
1．复习门电路工作原理及相应逻辑表达式．
2．熟悉所用集成电路的引线位置及各引线用途．

图2.1
四、实验内容
实验前按学习机使用说明先检查学习机电源是否正常
然后选择实验用的集成电路·按自己设计的实验接线图接好
连线．特别注意 VCC及地线不能接错．线接好后经实验指导
教师检查无误方可通电实验．实验中改动接线须先断开电
源，接好线后再通电实验。
1．测试门电路逻辑功能
（1）。选用双四输入与非门 74LS20一只，插入面包板
按图2。1接线、输入端接S1～S4（电平开关输出插口）。输出
端接电平显示发光二级管（D1～D8任意一个）
（2）．将电平开关按表2．1置位，分别测输出电压及逻辑状态．
表2．1
输入
输出
1
2
3
4
Y
电压（V）
H
H
H
H

L
H
H
H

L
L
H
H

L
L
L
H

L
L
L
L

2．异或门逻辑功能测试

图2.2
（1）．选二输入四异或门电路74LS86，按图2．2接线，输人端1、2、4、5接电平开关，输出端A、B、Y接电子显示发光二极管。
（2）．将电平开关按表2．2位，将结果填人表中。
表2．2
输入
输出
A
B
Y
Y电压（V）
L
L
L
L

H
L
L
L

H
H
L
L

H
H
H
L

H
H
H
H

L
H
L
H

3．逻辑电路的逻辑关系
（1）．用74LS00按图2。3，2．4接线，将输人输出逻辑关系分别用人表2．3、表2．4中，
表2．3

图2.3
输入
输出
A
B

L
L

L
H
H
L
H
H

表2．4

输入
输出
A
B
Y
Z
L
L
H
H
L
H
L
H

图2.4
（2）．写出上面两个电路逻辑表达式．
4．用与非门组成其它门电路并测试验证．
（1）．组成或非门．
用一片二输入端四与非门组成或非门

画出电路图，测试并填表2．5
表2．5 表2．6
输入
输出

A
B
Y
A
B
Y
0
0
1
1
0
1
0
1

0
0
1
1
0
1
0
1

（2）．组成异或门
（a）将异或门表达式转化为与非门表达式。
（b）画出逻辑电路图。
（c）测试并填表2．6。
  五、实验报告要求
1． 整理实验结果，填入相应表格中，并写出逻辑表达式。
2． 小结实验心得体会。

实验3组合逻辑电路的设计
一、设计目的
1、掌握用门电路设计组合逻辑电路的方法。
2、掌握用中规模集成组合逻辑芯片设计组合逻辑电路的方法。
3、要求同学们能够根据给定的题目，用多种方法设计电路。
二、设计要求
1、用两种方法设计三人多数表决电路。
2、分析各种方法的优点和缺点。
3、思考四人多数表决电路的设计方法。
要求用两种方法设计一个三人多数表决电路。要求自拟实验步骤，用所给芯片实现电路。
三、参考电路
设按键同意灯亮为输入高电平（逻辑为1），否则，不按键同意 为输入低电平（逻辑为0）。输出逻辑为1表示赞成；输出逻辑为0表示表示反对。
根据题意和以上设定，列逻辑状态表如表3-1。
表3-1
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
       由逻辑状态表可知，能使输出逻辑为1的只有四项：第4、6、7、8  项。故，表决器的辑逻表达式应是：

         从化简后的逻辑表达式可知，前一项括号中表达的是一个异或门 关系。因此，作逻辑图如下。

图3—1 三人表决电路

经常用来设计组合逻辑电路的MSI芯片主要是：译码器和数据选择器。设计步骤前几步同上，写出的逻辑函数表达式可以不化简，直接用最小项之和的形式，然后根据题目要求选择合适的器件，并且画出原理图实现。
四、实验设备与器件
本实验的设备和器件如下：
实验设备：数字逻辑实验箱，万用表及工具；
实验器件：74LS00、74LS02、74LS04、74LS20、74LS11、74LS86等。
五、实验报告要求
1、写出具体设计步骤，画出实验线路。
2、根据实验结果分析各种设计方法的优点及使用场合。
3、回答四人多数表决电路的设计方法。

实验4 组合逻辑电路（半加器全加器及逻辑运算）
一、实验目的
1．掌握组合逻辑电路的功能调试。
2。验证半加器和全加器的逻辑功能。
3。学会二进制数的运算规律。
二、实验仪器及材料
器件
74LS00 二输入端四与非门 3片
74LS86 二输入端四异或门 1片
三、预习要求
1．预习组合逻辑电路的分析方法．
2．预习用与非门和异或门构成的半加器、全加器的工作原理。
3．预习二进制数的运算。
四、实验内容
1．组合逻辑电路功能测试。

图4.1

（1）．用2片74LS00组成图 4.1所示逻辑电路。为便于接线和检查．在图中要注明芯片编号及各引脚对应的编号。
（2）．图中A、B、C接电平开关，YI，Y2接发光管电平显示．
（3）。按表4。1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式．
（4）．将运算结果与实验比较．
表4．1
输入
输出
A
B
C
Y1
Y2
0
0
0
1
1
1
1
0
0
0
1
1
1
0
0
1
0
1
1
1
0
0
1
0

2．测试用异或门（74LS86）和与非门组成的半加器的逻

辑功能．
根据半加器的逻辑表达式可知．半加器Y是A、B的
异或，而进位Z是A、B相与，故半加器可用一个集
成异或门和二个与非门组成如图4.2．
（1）．在学习机上用异或门和与门接成以上电路．
接电平开关S．Y、Z接电平显示．
（2）．按表4．2要求改变A、B状态，填表． 图 4.2
表4．2
输入端
A
0
1
0
1
B
0
0
1
1
输出端
Y

Z

3．测试全加器的逻辑功能。
（1）．写出图4．3电路的逻辑表达式。
（2）．根据逻辑表达式列真值表．
（3）．根据真值表画逻辑函数Si 、 Ci的卡诺图．

图4.3

（4）．填写表4．3各点状态
表4．3
A
B
C
Y
Z
X1
X2
X3
S
C
0
0
0

0
1
0

1
0
0

1
1
0

0
0
1

0
1
1

1
0
1

1
1
1

（5）．按原理图选择与非门并接线进行测试，将测试结果记入表4．4，并与上表进行比较看逻辑功能是否一致．
表4．4
A
B
C
C
S
0
0
0

0
1
0

1
0
0

1
1
0

0
0
1

0
1
1

1
0
1

1
1
1

输入端
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
输出端
C

S

五、实验报告
1．整理实验数据、图表并对实验结果进行分析讨论。
2．总结组合逻辑电路的分析方法。

实验5 译码器和数据选择器
一、实验目的
1. 熟悉集成译码器。
2. 了解集成译码器应用。
3. 熟悉数据选择器。
二、实验仪器及材料
1．双踪示波器
2．器件 74LS139 2—4线译码器 1片
74LS153 双4选1数据选择器 l片
74LS00 二输入端四与非门 1片
三、实验内容
1．译码器功能测试
将74LS139译码器按图5．1接线，按表5．l输入电平分别置位、填输出状态表

表5．1
输入

输出
使能
选择
G
B
A
Y0 Y1 Y2 Y3
H
X
X

L
L
L
L
L
H
L
H
L
L
H
H

图5。1
2．译码器转换
将双2一4线译码器转换为3—8线译码器。
（1）画出转换电路图。
（2）在学习机上接线并验证设计是否正确。
（3）设计并填写该3一8线译码器功能表，画出输入、输出波形。
3．数据选择器的测试及应用
（1）将双4选1数据选择器7LS153参照图5．2接线．测试其功能并填写功能表
（2）将学习机脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器
4个输入端，将选择端置位，使输出端可分别观察到4种不同频率脉冲信号．
（3）分析上述实验结果并总结数据选择器作用。

图5．2
表5．2
选择端
数据输入端
输出控制
输出
B A
C0C1C2C3
G
Y
X X
X X X X
H

L L
L X X X
L

L L
H X X X
L

L H
X L X X
L

L H
X H X X
L

H L
X X L X
L

H L
X X H X
L

H H
X X X L
L

H H
X X X H
L

四、实验报告
1．画出实验要求的波形图。
2．画出实验内容2的电路图。
3．总结译码器和数据选择的使用体会。

实验6 竞争冒险

一、实验目的
通过实验观察组合电路中存在的竟争冒险现象，学会用实验手段消除竞争冒险对电路的影响．
二、实验材料
TTL芯片：
74LS86 四2输入异或门 2片
74LS10 三3输入入与非门 2片
74LS20 四输入双与非门 1片

三、实验内容
1．八位串行奇仍校验电路竞争冒险现象的观察及消除。图6．1所示电路为八位串行奇偶校验电路。

图6．1八位串行奇、偶校验电路

按图接线。
测试电路的逻辑功能。a．b…g，h分别接逻辑开关K1；～K9，z接发光二级管显示。改变K1～K8的状态．观察并记录Z的变化。
a接脉冲．b．c··h接高电平．用示波器观察并记录a和y湍的波形测出信号经七级异或门的延迟时间。
a和h端接同一脉冲．b．c··g为高电平．观察并记录a和y端的波形。说明y端的波形有何异常现象？
若采用加电容的办法来消除此异常现象．则电容C应接在何处？
测出门电路的阈值电压V，若设门的输出电阻R0≈100Ω，估算电容C值的大小？
用实验法测出消除上述异常现象所需的电容值．说明产生误差的原因有哪些？
2．组合电路竞争冒险现象的观察及消除
组合电路如图6．2所示。
测试电路功能．结果列成真值表形式。
用实验法测定．在信号变化过程中．竟争冒险在何处，什么时刻可能出现？
用校正项的办法来消除竟争冒险．则电路应怎洋修改？画出修改后的电路．并用实验验证之。

若改用加滤波电容的办法来消除竞争冒险．则电容C应加在何处？其值约为多大？试通过实验验证之。
三、思考题
什么叫组合电路的竞争冒险现象？它是怎
样产生的名常有哪几种消除的办法？实验中你
认为较为简单的方法是哪种？使用时应注意什
么问题？

图6.2

实验7 触发器工作原理与功能测试
一、实验目的
1．熟悉并掌握R—S、D、J—K触发器的构成，工作原理和功能测试方法．
2．学会正确使用触发器集成芯片．

二、实验仪器及材料
1．双踪示波器

2．器件 74LS00 二输人端四与非门 1片
74LS74 双 D触发器 1片
74LSllZR J—K触发器 1片
三、实验内容
1．基本R—SFF功能测试：
两个TTL与非门首尾相接构成的基本R—SFF的
电路如图7．1所示．
（1）试按下面的顺序在，端加信号：
=0 =1
=1 =1
=1 =0 图 7.1 基本 R—S FF电路
=1 =1
观来并记录FF的Q、端的状态，将结果填入下表7。1中，并说明在上述各种输入状态下FF执行的是什么功能？
表7．1

Q

逻辑功能
0
1
1
1
1
1
0
1

（2）端接低电平．端加脉冲。
（3）端接高电子．端加脉冲。
（4）连接Rd、Sd，并加脉冲

记录并观察（2）、（3）、（4）三种情况下，Q，端的状态．从中你能否总结出基本R一SFF的Q或端的状态改变和输人端，的关系。
（5）当、都接低电平时，观察Q、端的状态。当、同时由低电平跳为高电平时，注意观察Q、端的状态，重复 3～5次看 Q、端的状态是否相同，以正确理解“不定”状态的含义。
2．维持一阻塞型D触发器功能测试
双 D型正边沿维持一阻塞型触发器 74LS74的逻辑符号如
图7．2所示。

图中、端为异步置1端，置0端（或称异步置位，复位；
端）．CP为时钟脉冲端。
试按下面步骤做实验：
（1）分别在、端加低电平，观察并记录 Q、端的状态。
（2）令、端为高电平，D端分别接高，低电平，用点动脉冲
作为 CP，观察并记录当 CP为 O、↑、1、↓时 Q端状态的
变化。
（3）当==1、CP＝0（或CP=1）．改变D端信号，观察Q 图 7.2 DFF逻辑符号
端的状态是否变化？
整理上述实验数据，将结果填入下表7．2中．
（4）令==1，将 D和端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对于CP的波形．
表7．2

CP
D
Q
Q
0
1
X
X
0

1

1
0
X
X
0

1

1
1

0
0

1

1
1

1
0

1

3．负边沿J—K触发器功能测试
双J—K负边沿触发器 74LS112芯片的逻辑符号如图 7．3所示。
自拟实验步骤，测试其功能，并将结果填入表7．3中．

若令J＝K＝1时，CP端加连续脉冲，用双踪示波器
观察Q～CP波形，和DFF的D和端相连时观察
到的Q端的波形相比较，有何异同点？

图 7．3 J—FF逻辑符号
表7．3

CP
J
K
Q

0
1
X
X
X
X

1
0
x
X
X
X

1
1

0
X
0

1
1

1
X
0

1
1

X
0
1

1
1

X
1
1

四、实验报告
1．整理实验数据并填表．
2．写出实验内容3、4的实验步骤及表达式．
3．画出实验4的电路图及相应表格．
4．总结各类触发器特点。

实验8 集成计数器及寄存器的应用
一、实验目的
1.熟悉集成计数器逻辑功能和各控制端作用。
2.掌握计数器使用方法。
二、实验仪器及材料
1.双踪示波器
2.器件 74LS90 十进制计数器 2片
74LS00 二输入端四与非门 1片
三、实验内容及步骤
1.集成计数器74LS90功能测试。74LS90是二一五一十进制异步计数器。逻辑简图为图8.1所示。

图8.1

74LS90具有下述功能：
·直接置，直接置9（S9(1，·S，．：，＝1)
·二进制计数(CP、输入QA输出)
·五进制计数(CP2输入QDQCQB箱出)
·十进制计数（两种接法如图8.2A、B所示）
按芯片引脚图分别测试上述功能，并填入表 8.1、表8.2、表8.3中。

图8.2 十进制计数器
2. 计数器级连
分别用2片74LS90计数器级连成二一五混合进制、十进制计数器。
（1） 画出连线电路图。
（2） 按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确。
（3） 画出四位十进制计数器连接图并总结多级计数级连规律。

表8.1 功能表

表8.2 二-五混合进制 表8.3 十进制

3. 任意进制计数器设计方法
采用脉冲反馈法（称复位法或置位法）。可用74LS90组成任意模(M)计数器。图8.3是用74LS90实现模7计数器的两种方案，图(A)采用复位法。即计数计到M异步清0。图（B）采用置位法，即计数计到M一1异步置0。

图8.3 74LS90 实现七进进制计数方法

当实现十以上进制的计数器时可将多片级连使用。
图8.4是45进制计数的一种方案．输出为8421 BCD码．

图8.4
（1） 按图8.4接线，并将输出接到显示器上验证。
（2） 设计一个六十进制计数器并接线验证。
（3） 记录上述实验各级同步波形。
四、实验报告

1. 整理实验内容和各实验数据。
2. 画出实验内容1,2所要求的电路图及波形图。
3. 总结计数器使用特点

实验9　　时序电路测试及研究
一、实验目的
1. 掌握常用的时序电路分析，设计及测试方法。
2. 训练独立进行实验的技能。
二、实验仪器及材料
1. 双踪示波器
2. 器件　　　　
74LS73
双J―K触发器
2片
74LS175
四D触发器
1片
三、实验内容

图9.1
1. 异步二进制计数器

（1）按图9.1接线。
（2）由CP端输入单脉冲，测试并记录Q1~Q4端状态及波形。
（3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。

图9.2
2. 自循环移位寄存器―环形计数器。
（1）按图9.3接线，将A、B、C、D置为1000，用单脉冲计数，记录各触发器状态。
（2）改为连续脉冲计数，并将其中的一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果）。观察计数器能否正常工作。分析原因。

四、实验报告
1. 画出实验内容要求的波形及记录表格。
2. 总结时序电路特点。

实验10 555时基电路
一、实验目的
1．掌握555对基电路的结构和工作原理．学会对此芯片的正确使用。
2．学会分析和测试用555时基电路构成的多谐振荡器．单稳态触发器，RS 触发器
等三种典型电路。
二、实验仪器及材料
1．示波器
2．器件
NE556，（或LM556，5G556等）双时基电路 1片
二极管1N4148 2只
电位器22K．IK 2只
电阻、电容 若干
扬声器 一支
三、实验内容
1．555时基电路功能测试
本实验所用的555时基电路芯片为NE556．同一芯片上集成了二个各自独工的555
时基电路，图中各管脚的功能简述如下：
TH高电平触发端：当TH端电平大干2/3Vcc，输出端OUT呈低电平．DIS端导通。 低电平触发端：当端电平小于1。3Vcc时．OUT端呈现高电平．DIS端关断。