课后习题二(第四章、第五章).doc

课后习题二（第四章、第五章）
1、计算机使用总线结构便于增加外设，同时（ C ）
A. 减少了信息传输量 B. 提高了信息的传输速度
C. 减少了信息传输线的条数 D. 以上均不对
2、计算机使用总线结构的主要优点是便于实现积木化，缺点是（ C ）
A. 地址信息、数据信息和控制信息不能同时出现
B. 地址信息和数据信息不能同时出现
C. 两种信息源的代码在总线中不能同时传送
D. 数据信息不能双向传送
3、总线中地址线的作用是（ C ）
A. 用于选择存储器单元 B. 用于选择进行信息传输的设备
C. 用于指定存储器单元和I/O设备接口电路的选择地址 D. 以上均不对
4、微型机读/写控制信号的作用是（ D ）
A. 决定数据总线上的数据流方向
B. 控制存储器操作（读/写）的类型
C. 控制流入、流出存储器信息的方向
D. 以上的任一种作用
5、在三种集中式总线控制中，响应时间最快的方式是（ C ）
A. 链式查询 B. 计数器定时查询 C. 独立请求 D. 以上三种均可
6、在三种集中式总线控制中独立请求方式响应时间最快，是以（ B ）为代价的
A. 增加处理机的开销 B. 增加控制线数
C. 增加存储器的容量 D. 增加处理机的时钟频率
7、同步通讯之所以比异步通讯具有较高的传输频率是因为（ E ）
A. 同步通讯不需要应答信号
B. 同步通讯方式的总线长度较短
C. 同步通讯用一个公共的时钟信号进行同步
D. 同步通讯各部件存取时间比较接近
E. 以上各种因素综合的结果
8、存储器是计算机系统的记忆设备，它主要用来（ D ）
A. 存放程序 B. 存放微程序
C. 存放特殊的数据 D. 存放数据和指令
9、存储字是（ A ）
A. 存放在一个存储单元的二进制代码组合
B. 存放在一个存储单元的二进制代码个数
C. 存储单元的集合
D. 与存储器无关
10、存储字长是指（ B ）
A. 存放在一个存储单元的二进制代码组合
B. 存放在一个存储单元的二进制代码个数
C. 存储单元的集合
D. 以上均不对
11、存储周期是指（ C ）
A. 存储器的写入时间
B. 存储器进行连续写操作所允许的最短时间间隔
C. 存储器进行连续读或写操作所允许的最短时间间隔
D. 与存储器的具体实现技术无关
12、和外存储器相比，内存的特点是（ A ）
A. 容量小、速度快、成本高
B. 容量小、速度快、成本低
C. 容量大、速度快、成本高
D. 容量大、速度慢、成本低
13、 一个16K×32位的存储器，其地址线和数据线的总和是（ B ）
14+32 = 46
A. 48 B. 46 C. 36 D. 32
14、一个512KB的存储器（按字节编址），其地址线根数是（ D ）

A. 64 B. 32 C. 20 D. 19
15、 某计算机字长为16位，它的存储容量是64KB，按字编址，则它的寻址范围是（ C ）
16+16 = 32
A. 64K B. 32KB C. 32K D. 无法确定
16、 某一RAM芯片，其容量为512×8位，如果考虑电源和接地引脚，则该芯片引出的引脚数最少是（ A ）
9 + 8 + 4 = 21
A. 21 B. 19 C. 17 D. 15
17、若主存每个存储单元为16位，则（ B ）
A. 其地址线也为16位 B. 其地址线与16无关
C. 其地址线最少为16位 D. 其地址线与16有关
18、通常计算机的内存可采用（ A ）
A. RAM和ROM B. RAM C. ROM D. 磁盘
19、EPROM是指（ C ）
A. 只读存储器 B. 可编程的只读存储器
C. 可擦除的可编程的只读存储器 D. 电可擦除的可编程的只读存储器
20、可编程的只读存储器（ A ）
A. 不一定是可改写的 B. 一定是可改写的
C. 一定是不可改写的 D. 以上均不对
21、下列说法中（ D ）是正确的
A. 半导体RAM信息可读可写，且断电后仍能保持记忆
B. 半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的
C. 半导体RAM是易失性RAM，而动态RAM中的存储信息是不易失的
D. 半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的
22、下列说法中（ B ）是正确的
A. EPROM是可改写的，但改写一次后不能再次改写
B. EPROM是可改写的，且可多次改写
C. EPROM是可改写的，是用电信号直接改写
D. EPROM是可改写的，是用磁信号直接改写
23、和动态MOS存储器相比，双极性半导体存储器的性能是（ C ）
A. 集成度高、存取周期快、位平均功耗少
B. 集成度高、存取周期快、位平均功耗大
C. 集成度低、存取周期快、位平均功耗大
D. 集成度低、存取周期快、位平均功耗少
24、在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分（ B ）
A. 二者都是顺序存取
B. 磁盘是随机半顺序存取，磁带是顺序存取
C. 磁带是随机半顺序存取，磁盘是顺序存取
D. 二者都是随机半顺序存取
25、磁盘的记录方式一般采用（ A ）
A. 调频制 B. 调相制 C. NRZ D. NRZ-1
26、在磁表面存储器的记录方式中（ D ）
A. 不归零制和归零制的记录密度是一样的
B. 不归零制的记录方式中不需要同步信号，故记录密度比归零制高
C. 归零制的记录方式中需要同步信号，故记录密度高
D. 不归零制记录方式由于磁头线圈中始终有电流，因此抗干扰性能好
27、磁盘存储器的平均等待时间通常是指（ B ）
A. 磁盘旋转一周所需的时间 B. 磁盘旋转半周所需的时间
C. 磁盘旋转2/3周所需的时间 D. 磁盘旋转1/3周所需的时间
28、相联存储器是按（ B ）进行寻址的存储器
A. 地址指定方式 B. 内容指定方式
C. 堆栈存取方式 D. 队列存取方式
29、一个四体并行交叉存储器，每个模块的容量是64K×32位，单体的存储周期为200ns，在下述说法中（ B ）是正确的
A. 在200ns内，存储器能向CPU提供256位二进制信息
B. 在200ns内，存储器能向CPU提供128位二进制信息
C. 在50ns内，存储器能向CPU提供32位二进制信息
D. 在50ns内，存储器能向CPU提供128位二进制信息
30、主存和CPU之间增加高速缓冲存储器的目的是（ A ）
A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存容量
C. 即扩大主存容量，又提高了存取速度 D. 降低主存价格
31、在程序的执行过程中，Cache与主存的地址映射是由（ C ）
A. 操作系统来管理的 B. 程序员调度的
C. 由相应硬件自动完成的 D. 主存自身即可完成
32、采用虚拟存储器的目的是（ C ）
A. 提高主存的速度 B. 扩大外存的存取空间
C. 扩大存储器的寻址空间 D. 以上都正确
33、常用的虚拟存储器寻址系统由（ A ）两级存储器组成
A. 主存—外存 B. Cache—主存
C. Cache—外存 D. 以上任意组合均可
34、在虚拟存储器中，当程序正在执行时，由（ C ）完成地址映射
A. 程序员 B. 编译器
C. 操作系统 D. CPU
以下为书上相关例题
35、在系统总线的数据线上，不可能传输的是（ C ）
A. 指令 B. 操作数 C. 握手（应答）信号 D. 中断类型号
36、 假设某系统总线在一个总线周期内并行传送4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（ B ）

A. 10MB/s B. 20MB/s C. 40MB/s D. 80MB/s
37、 某同步总线的时钟频率为100 MHz，宽度为32位，地址/数据总线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事物传输128位数据所需要的时间至少是（ C ）

A. 20ns B. 40ns C. 50ns D. 80ns
38、下列选项中的英文缩写均为总线标准的是（ D ）
A. PCI、CRT、USB、EISA B. ISA、CPI、VESA、EISA
C. ISA、SCSI、RAM、MIPS D. ISA、EISA、PCI、PCI-Express
39、下列关于USB总线特征的描述中，的是（ D ）
A. 可实现外设的即插即用和热插拔 错误 B. 可通过级联方式连接多台外设
C. 是一种通信总线，可连接不同的外设 D. 同时可传输2位数据，数据传输率高
40、下列关于闪存（Flash Memory）的叙述中，错误的是（ A ）
A. 信息可读、可写，并且读、写速度一样快
B. 存储基元由MOS管组成，是一种半导体存储器
C. 掉电后信息不丢失，是一种非易失性存储器
D. 采用随机访问方式，可替代计算机外部存储器
41、下列各类存储器中，不采用随机存储方式的是（ B ）
A. EPROM B. CDROM C. DRAM D. SRAM
42、下列关于RAM和ROM的叙述中，正确的是（ A ）
I. RAM是易失性存储器，ROM是非易失性存储器
II. RAM和ROM都采用随机存取方式进行信息访问
III. RAM和ROM都可用作Cache
IV. RAM和ROM都需要进行刷新
A. 仅I和II B. 仅II和III C. 仅I、II和IV D. 仅II、III和IV
43、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ D ）
A. 1、15 B. 2、15 C. 1、30 D. 2、30
44、用若干2K×4位芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（ D ）
A. 0000H B. 0600H C. 0700H D. 0800H
45、某计算机存储器按字节编址，主存地址空间为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（ D ）
A. 22位 B. 23位 C. 25位 D. 26位
46、某计算机存储器按字节编址，采用小端次序（高高低低原则）存放数据。假设编译器规定int和short型数据长度分别为32位和16位，并且数据按边界对齐存储。有C语言程序段如下：
struct{ int a;
char b;
short c;
} record;
record.a=273;
若record变量的首地址为0xC008，则地址0xC008中的内容及record.c的地址分别为（ D ）
A. 0x00、0xC00D B. 0x00、0xC00E C. 0x11、0xC00D D. 0x11、0xC00E
47、某计算机的Cache共有16块，采用二路组相联映像方式，每个主存块大小为32字节，按字节寻址，主存单元129所在主存块应装入到的Cache组号是（ C ）
A. 0 B. 1 C. 4 D. 6
48、假设某计算机按字编址，Cache有4行（即组），Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用二路组相联映像方式和LRU替换算法，当访问的主存地址依次为0、4、8、2、0、6、8、6、4、8时，命中Cache的次数是（ C ）
A. 1 B. 2 C. 3 D. 4
49、假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ D ）
A. 5% B. 9.5% C. 50% D. 95%
50、下列关于虚拟存储器的叙述中，正确的是（ B ）
A. 虚拟存储只能基于连续分配技术
B. 虚拟存储只能基于非连续分配技术
C. 虚拟存储容量只受外存容量的限制
D. 虚拟存储容量只受内存容量的限制
51、下列命中组合情况中，一次访存过程中不可能发生的是（ D ）
A. TLB未命中、Cache未命中、Page未命中
B. TLB未命中、Cache命中、Page命中
C. TLB命中、Cache未命中、Page命中
D. TLB命中、Cache命中、Page未命中

问答题

52、为什么要设置总线判优控制？常见的集中式总线控制有几种，各自的特点是什么？
53、什么是总线，总线如何分类。什么是总线的特性，描述一种总线需要描述几个特性？
54、存储器的层次结构如何划分，计算机如何管理这些层次？
55、存储器如何分类，什么是存储器的局部性原理？
56、描述Cache的读出和写入过程。
57、设某CPU有16根地址线A15-A0，八根数据线D7-D0，并用MREQ（低电平有效）表示允许内存工作，WR（低电平有效）表示启动内存写操作。现有8片8K×8位的RAM芯片，画出使用74LS138译码器的存储器与CPU的连接图。如果运行时发现无论往哪片RAM写入数据后，以C000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。
58、设某机主存容量为16MB，Cache的容量为8KB。每字块有8个字，每字32位。设计一个四路组相联映射的Cache组织。要求画出主存地址字段中各段的位数。假设Cache初始为空，CPU依次从主存第0、1、2、…、99号单元读出100个字（主存一次读出一个字），并重复此次序读10次，计算命中率是多少。若Cache的速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍。

*答案略