FPGA-三人投票表决器实验报告.doc

实验报告一 实验名称三人投票表决器的实现二 实验目的1） 熟练掌握QUARTUSII的操作方法2） 了解VHDL程序书写基本语法规则3） 熟悉原理图绘制的方法4） 学会波形仿真验证结果三 实验原理设开关状态0，1代表三人投票情况s1，s2，s3，二极管的亮灭代表投票结果win，lose。画卡诺图（表1）：S1s2s3000111100001010111表格 1化简卡诺图得:win=s1s2+s2s3+s1s3则：lose=win四 实验过程1） 创建工程2） 新建VHDL文件，输入程序，结果见图表1：图表 13） 编译工程，查看RTL，见图表2图表 24） 创建波形仿真文件，设置s1,s2,s3的波形，进行仿真，查看结果见图表3：图表 35）投票表决器除了可以用VHDL语言实现外还可以用原理图进行实现，见图表4：图表 45） 用原理图法的实现接下来步骤同3）、4）6） 引脚分配7） 下载到试验箱，看结果五 实验总结注意事项：1） 修改完成VHDL文件或原理图文件后在进行下一步之前要对整个工程进行编译构建2） 在波形仿真的时候选择好每个引脚的波形后按波形仿真按钮而不是编译按钮3） 在同一个工程下各个新建文件必须与工程同名