交织器解交织器设计.doc
《交织器解交织器设计.doc》由会员分享,可在线阅读,更多相关《交织器解交织器设计.doc(19页珍藏版)》请在咨信网上搜索。
1、 交织器/解交织器设计 卷积交织: 交织深度I=12,形成相互交迭的误码保护数据包,以抵抗信道中突发的干扰。1 卷积交织和解交织的原理交织过程可算作一个编码过程,他把经过纠错编码的数据进行一定的排列组合,提高原有纠错编码的纠突发错误的能力。数字通信中一般采取的同步交织有2 种:(1) 块交织也叫矩阵行列转置法。可以表述为一个二维存储器阵列 ( N B ) 。交织过程是数据先按行写入,再按列读出;解交织过程则相反,是数据先按列写入,再按行读出。块交织结构简单, 但数据延时时间长而且所需的存储器比较大。(2) 卷积交织交织器的输入端的输入符号数据按顺序分别进入 B 条支路延时器,每一路延时不同的符
2、号周期。第一路无延时,第二路延时M个符号周期,第三路延时2M个符号周期,第B路延时( B - 1 )M 个符号周期。交织器的输出端按输入端的工作节拍分别同步输出对应支路经延时的数据。卷积交织每条支路符号数据的延时节拍为 di = ( i - 1)M B , i = 1,2, , B 。解交织器的延时数与交织器相反。在仔细对比块交织和卷积交织两种方法之后,考虑到缩短延时和减小器件体积,小组决定采用卷积交织的方法来设计。然而实现卷积交织的延时方法有多种,一是采用移位寄存器法,直接利用FIFO实现每条支路的延时, 这种方法实现简单, 但是当B与M值较大时,需要消耗大量的寄存器(图2所示);二是利用R
3、AM来实现移位寄存器的功能,通过控制读写地址来实现每条支路延迟。第一种方法,因为其设计思路和做法都相对简单,但是当需要较大的延时数时,移位寄存器变得很大,占用大量的编译时间和芯片空间,实际中并不可取,最终采用了RAM来实现移位,合理地设计读写地址按规律变化,即可实现所要的延时。下面将阐述设计细节设计要求,交织深度 B=12,M=17,即有 12 条数据通路。采用 RAM 来实现输入数据的时延,按照一定的读写地址规律同时读写 RAM 中。交织器各通道的写地址如图 4 所示,读地址则在写地址的数值上加 1,通过计算可以知道,第 0 通道无延时;第 1 通道延时 17*1 个时钟周期;第 2 通道延
4、时 17*2 个时钟周期.依此类推,第 11 通道延时 17*11 个时钟周期。总共所需存储单元数为 1+18+.+188=1134,相应的要用到地址总线为 11b。也就是说要用到 2k 的 RAM。 交织器的设计:交织器由以上四个模块构成:AddrGen(交织器读写地址),RAM,WRcon(产生读写控制信号),DataLock(数据锁存),工作过程是clk一个上升沿到来时,AddrGen产生了读写地址AddrW和AddrR,与此同时WRcon模块WE=0,RE=1 ,产生写入控制信号,RAM便在AddrW地址单元存储发送过来的数据DataIn。接着clk下降沿到来,WRcon模块WE=1
5、,RE=0,产生读取控制信号,RAM便读取AddrR地址单元内的数据, DataLock模块进行数据锁存。 接着clk又是上升沿到来, 如此循环。 交织器模块的代码:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity InterLeaver is port(clk:in std_logic; DataIn:in std_logic_vector(7 downto 0); DataOut:out std_logic_vector(7 downto 0);end entity;archite
6、cture stru of InterLeaver is component AddrGen is port(clk:in std_logic; AddrR:out integer range 0 to 2047; AddrW:out integer range 0 to 2047 ); end component; component RAM is port(AddrR:in integer range 0 to 2047; AddrW:in integer range 0 to 2047; DataIn:in std_logic_vector(7 downto 0); DataOut:ou
7、t std_logic_vector(7 downto 0); CS,RE,WE:in std_logic); end component; component WRcon is port(clk:in std_logic; WE,RE:out std_logic); end component; component DataLock is port(Data:in std_logic_vector(7 downto 0); DataLock:out std_logic_vector(7 downto 0); RE:in std_logic); end component;signal adr
8、,adw:integer range 0 to 2047;signal we,re:std_logic;signal d:std_logic_vector(7 downto 0);begin u0:AddrGen port map(clk,adr,adw); u1:WRcon port map(clk,we,re); u2:RAM port map(adr,adw,DataIn,d,0,re,we); u3:DataLock port map(d,DataOut,re);end stru;交织器读写地址模块:RAM读写地址产生的一种办法就是将读写地址映射到ROM 里,另一种办法就是通过电路计算
9、得到读写地址。这里采用后一方法设计交织器/解交织器读写地址产生模块,但其中应用了ROM存储读写地址的思想。交织器读写地址VHDL代码:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity AddrGen is port(clk:in std_logic; AddrR:out integer range 0 to 2047; AddrW:out integer range 0 to 2047 );end AddrGen;architecture behav of AddrGen is sig
10、nal count:integer range 0 to 11:=0;begin C:process(clk)variable c:integer range 0 to 11:=0;begin if(rising_edge(clk) then c:=(c+1)mod 12; end if; count AddrW=a0;AddrR b1:=(b1+1)mod 18; if(b1=0) then AddrW=c1; AddrR=a1; else AddrR=a1+b1; AddrW b2:=(b2+1)mod 35; if(b2=0) then AddrW=c2; AddrR=a2; else
11、AddrR=a2+b2; AddrW b3:=(b3+1)mod 52; if(b3=0) then AddrW=c3; AddrR=a3; else AddrR=a3+b3; AddrW b4:=(b4+1)mod 69; if(b4=0) then AddrW=c4; AddrR=a4; else AddrR=a4+b4; AddrW b5:=(b5+1)mod 86; if(b5=0) then AddrW=c5; AddrR=a5; else AddrR=a5+b5; AddrW b6:=(b6+1)mod 103; if(b6=0) then AddrW=c6; AddrR=a6;
12、else AddrR=a6+b6; AddrW b7:=(b7+1)mod 120; if(b7=0) then AddrW=c7; AddrR=a7; else AddrR=a7+b7; AddrW b8:=(b8+1)mod 137; if(b8=0) then AddrW=c8; AddrR=a8; else AddrR=a8+b8; AddrW b9:=(b9+1)mod 154; if(b9=0) then AddrW=c9; AddrR=a9; else AddrR=a9+b9; AddrW b10:=(b10+1)mod 171; if(b10=0) then AddrW=c10
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 交织 设计
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【天****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【天****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。