本科毕业设计--基于fpga的预测控制器设计.doc

基于FPGA的预测控制器设计
摘 要
预测控制是随着自适应控制的研究而发展起来的一种先进的计算机控制算法，FPGA具有很强的并行运算能力，运行速度快，采用FPGA阵列处理器实现预测控制系统，能大幅提高预测控制的在线优化速度。
本文在Xilinx公司的集成开发环境ISE9.1i中，采用硬件描述语言HDL编程，调用IP核等输入方式，完成了预测控制改进算法的PPGA设计与实现。论文首先介绍了广义预测控制算法以及改进的算法，由于算法主要涉及矩阵相关的运算需要进行大量的数据计算和处理，为了减少数据计算的复杂性，从实现算法的控制器的硬件结构上改进，因此采用FPGA阵列处理器实现预测控制系统。针对基于FPGA硬件实现的特点介绍了求解预测控制中逆矩阵的递推算法，设计出了预测控制的处理器阵列结构.在设计中采用层次化，模块化的思想，将整个算法划分成多个功能模块，画出了各模块的流程图。包括系统的总体结构设计，基本的处理器单元的设计，递推求逆算法的处理器阵列设计，输出预测的处理器阵列设计，控制增量的计算，参数辨识等。最后用Modelsim仿真软件对各模块进行了仿真，给出了仿真结果。
设计中的各模块均采用HDL通用硬件描述语言进行描述，对仿真结果进行了分析表明:采用FPGA阵列处理器实现预测控制系统，能大幅提高预测控制的在线优化速度，减小控制器面积，扩大预测控制的应用领域.
关键词:预测控制算法;FPGA;处理器阵列;矩阵求逆;并行运算

Design of predictive controller based on FPGA
Abstract
With the development of adaptive control, predictive control is proposed. Predictive control algorithm is an advanced computer control algorithm, and based on parameter model without strict requirements to process model. FPGA system has strong parallel computing capability and higher speed in calculations. So in-line optimization speed is raised.
In the thesis, based on Xilinx integrated developing environment ISE9.1i, using hardware description language as the programming language, IP core as the input, a improved predictive-control algorithm is designed and implemented using FPGA. General predictive-control algorithm and its improved format are introduced. The algorithm involves with many matrix calculation, so a lot of data computing and processing is needed. At the same time improvement from controller and hardware structure is obtained. FPGA array processor is used to implement predictive-control system.
Due to the FPGA hardware implement, recurrent method for Matrix inversion in the predictive-control is briefly discussed. Predictive-control processor array structure is designed. In the design, adopting hierarchy and module method, the entire algorithm is divided into function modules, flows of function modules have been drawed. Such as overall system structure design, basic processor design, recurring matrix inversion processor array design, output prediction processor array design, control increment calculation, parameter identification, and so on. Every functional module is simulated using software Modelsim. The simulation result is given.
HDL description language is applied in the models of design. Analyzes the results of simulation and receives some useful conclusions. So in-line optimization speed is raised and the size and cost is reduced, the application field is greatly expanded.
Key words:Predictive-control algorithm; FPGA;Processor arrays; Matrix inversion; Parallel algorithm

目 录
摘 要 I
ABSTRACT II
第 1 章 绪论 1
1.1 研究现状概述 1
1.2 预测控制的发展和应用 3
1.3 预测控制在新应用中面临的问题 4
1.4 FPGA 实现预测控制器的优势 5
1.5 主要内容 7
第 2 章 基础知识 8
2.1 FPGA 技术 8
2.1.1 FPGA 结构 8
2.1.2 FPGA 特点 11
2.2 SOPC 技术 11
2.3 Nios II 嵌入式软核处理器 13
2.4 FPGA/SOPC 开发工具 14
2.5 FPGA/SOPC 开发流程 16
第3章 广义预测控制算法 19
3.1 预测控制的特点 19
3.1.1 预测模型 19
3.2 改进的广义预测控制算法 21
3.2.1 预测模型 21
3.2.2 最小方差预报器 22
3.2.3 预测输出 22
3.2.4 参考轨迹 23
3.3 矩阵分解 23
3.4 递推求逆 24
第4章 预测控制FPGA实现的基本单元介绍 26
4.1 乘法加法器： 26
4.2 移位寄存器： 27
4.3 A/D转换模块： 28
4.4 D/A转换模块： 30
第5章 预测控制器设计方案 32
5.1 Nios II 处理器内核 33
5.2 JTAG UART IP 核 35
5.3 timer IP核 35
5.4 UART IP核 36
5.5 SPIIP核 36
5.6 avalon-M M Tristate总线桥IP核 37
5.6.1 UART 串口通信 39
5.7 系统集成及调试 40
第6 章 总结 42
参考文献 43
致 谢 45

45

第 1 章 绪论
预测控制又称为模型预测控制，它是 70 年代后期在工业过程控制领域中产生的一类新型计算机控制算法。它的问世，一方面是受到了计算机技术发展的推动，另一方面也来自复杂工业控制实践向高层优化控制提出的挑战。由于它采用多步预测，滚动优化和反馈校正等控制策略，因而控制效果好，鲁棒性强，适用于对不易建立精确数学模型且比较复杂的工业生产过程进行控制，因此它一出现就受到国内外工程界和控制界的重视，在现代工业控制中得到了广泛的应用。近年来，模型预测控制的应用逐渐跨越工业控制，而延伸到航空、机电、网络、交通等众多领域。
1.1 研究现状概述
北京时间2010年12月30日消息，美英两国科学家联合开发了一款运算速度超快的电脑芯片，使当前台式机的运算能力提升20倍。
当前的个人电脑使用双核、4核、16核处理器来执行各项任务。如今，美英研究人员开发的中央处理器(CPU)将1000个内核有效集成于一个芯片上。这项突破或将在今后几年开启一个超高速运算的新时代，使家庭用户不再对运行缓慢的电脑系统感到沮丧。虽然速度更快，但由于新型“超级”电脑的能耗远低于当前电脑，所以更加环保。
研究人员采用了一种名为“现场可编程门阵列”(以下简称“FPGA”)的芯片，使得微晶片就像都含有数百万个晶体管一样，而晶体管则是任何电路的基本组成部分。不过，FPGA芯片可由用户安装到特定电路，它们的功能不是在出厂时就设定好的。这样一来，用户可以将晶体管划分成一个个“小群体”，要求每个“小群体”完成不同的任务。
通过在FPGA芯片内创建逾1000个微电路，研究人员便将这个芯片变成了1000个内核的处理器——每个内核都可以遵照自己的指令工作。在测试中，FPGA芯片每秒能处理5GB的数据，处理速度大概相当于当前台式机的20倍。这项研究由英国格拉斯哥大学的韦姆·范德堡韦德(Wim Vander Bau Whe De)博士和美国马萨诸塞大学卢维尔分校的同行共同实施。
范德堡韦德说：“FPGA芯片没有应用于标准电脑上，原因是对FPGA芯片编程相当困难。FPGA芯片的处理能力强大，由于速度更快，能耗相当低，是我们更为环保的选择。”虽然当前市场上销售的电脑大多数内核超过一个，可以同时实施不同任务，但传统多核处理器只能共用一个存储源，这降低了运算速度。范德堡韦德的研究团队给每个内核分配一定量的专用存储空间，从而加快了处理器的运算速度。
一名用户坐在运算速度很慢的台式机前面，看上去一筹莫展。在测试中，FPGA芯片每秒能处理5GB的数据，处理速度大概相当于当前台式机的20倍
范德堡韦德博士说：“这只是初期概念验证研究，我们试图展示对FPGA编程的便捷方式，令其超高速处理的潜力可以更为广泛地应用于未来的运算器和电子设备上。虽然现有许多技术充分使用FPGA芯片，如等离子电视、液晶电视和电脑网络路由器，但它们在标准台式机上的应用却十分有限。”
“但是，我们看到，包括英特尔和ARM在内的一些厂商已经宣布将开发集成传统CPU与FPGA芯片的微晶片。我认为此类处理器会得到更广泛的应用，有助于在今后几年进一步提升电脑运算速度。”范德堡韦德希望在2011年3月应用重构运算国际研讨会上详细介绍他的研究发现。
1.2 预测控制的发展和应用
以状态空间法为基础的现代控制理论自创立以来，已得到了迅速发展，特别是在航天、航空领域取得了令人瞩目的成就，并且对自动控制技术的发展起到了积极的推动作用。但随着科学技术的不断进步和工业生产的迅速发展，对大型、复杂和不确定性系统实行自动控制的要求不断提高，使得现代控制理论的局限性日益明显。
主要反映在以下几个方面：
（1）现代控制理论过份依赖于被控对象的精确数学模型，而在现实工业过程中，往往很难建立精确的数学模型，即使一些被控对象能够建立起数学模型，但因其结构十分复杂而难于设计和实现有效的控制；
（2）传统的最优控制通过全局优化以实现反馈控制的计算，但是在工业现场中可能存在上千个控制变量，这样导致最优控制的计算规模很大，以至于无法实现；
（3）工业实践中往往具有很多干扰因素，很难得出确定性模型；
（4）工业中往往需要实时控制，有时并不需要全局的优化控制，需要当前局部的控制决策。因此，很多学者开始打破传统控制思想和体系框架的束缚，试图面向工业过程的具体特点，寻找对模型要求低、在线计算方便、综合效果好的控制算法。正是在这种背景下，Richalet 等人于 20 世纪 70 年代末提出了预测控制。
预测控制正是在工业实践过程中逐步发展起来的一种新型的计算机控制算法。它利用过去和现在的输入输出状态，根据内部模型，预测系统未来的输出状态，具有模型预测、滚动优化、反馈校正等特点，其突出优势在于：由于采用了有限优化窗口，使得优化计算量大大减小；同时采用滚动策略，在局部优化的基础上实现了全局的优化；利用反馈校正，解决了系统干扰等不确定问题。
正是由于预测控制具有上述的特点及优势，使其特别适用于控制无法建立精确数字模型的复杂的现代工业生产过程，所以它一出现就受到国内外工程界的重视，并在复杂工业过程中得到成功应用，显示出强大的生命力，它的应用领域也已扩展到诸如化工、石油、电力、冶金、机械、国防、轻工等各工业部门。预测控制已成为在工业领域中应用的主要先进控制策略，给企业带来巨大的效益。作为先进控制和过程控制的典型代表，它的出现对复杂工业过程控制产生了深刻影响，是一类很有发展前途的新型计算机控制算法。
1.3 预测控制在新应用中面临的问题
近年来，一些非工业过程领域，如航空、航海、汽车电子控制等对控制算法的要求越来越高，一些先进的控制算法逐渐得到应用。由于预测控制具有在不确定环境下进行优化控制的共性机理，使其应用也逐渐跨越工业过程，延伸到航空、机电、环境、网络、交通等众多领域，已成功应用于航海、航空、道路运输以及一些微型设备中。新的应用领域对控制器提出了新的要求，如高实时性、微型化、高可靠性和低成本等。这也是预测控制在新应用中面临的迫切问题。
目前预测控制主要面临的一大挑战是其复杂的优化运算使其无法满足高实时性要求。由于预测控制的优化过程是在有限的采样时间间隔内反复在线计算求解优化问题，这就需要准确快速的优化算法，在每个时间间隔内快速准确地求出最优解。因此，如何在有限的采样间隔内快速找到最优解，是预测控制算法最困难的环节。特别是在快速系统中，由于预测算法优化过程中有多维搜索的复杂性，使整个算法的快速性受到限制。
传统的基于工控机的预测控制算法实现方案显然无法满足高实时性、微型化、高可靠性和低成本的要求。因此，为满足新的应用领域的要求，需要寻求新的方法加快预测控制算法的在线求解速度，提高其控制器的实时性。
1.4 FPGA 实现预测控制器的优势
作为专用集成电路领域中的一种新型的半定制电路，FPGA 的出现，既解决了专用定制电路（ASIC）的不足，又克服了原有可编程器件门电路数有限、无法实现复杂功能的缺点。最近十年，FPGA 已被成功应用于很多领域，如通信、数据处理、仪器、工业控制、军事和航空航天等。对于基于 FPGA 硬件实现预测控制器，可以采用两种方案：一是整个预测控制器都由 FPGA 芯片实现，编写实现预测控制算法的 HDL 代码。这种方法的优点是系统结构比较简单，运算速度快，实时性高。然而由于采用 FPGA 芯片实现控制器的所有功能，开发周期长，开发的难度大。二是基于 Nios II 软核处理器的 SOPC 方案，这种方案中，FPGA 中嵌入了一个软核处理器——Nios II 嵌入式处理器。此方案利用 Nios II处理器来实现 MPC 算法，整个算法的 C/C++程序运行在 Nios II 处理器上。Nios II 处理器是可定制的，并且可以通过自定制指令和硬件加速器来提高算法的运算速度，提升系统性能。这种方案实现的系统具有很高的性能，而且开发周期短，开发难度相对较小。这是本文采用的方案。
利用 FPGA 实现预测控制器可以解决以下一些问题：
1) 高性能及高实时性：由于 FPGA 芯片内部是通过上百万门逻辑单元完成硬件实现，并且具有很强的并行处理能力，它的运算速度比基于传统的单片机和其他通用的嵌入式处理器的软件实现方案要快，具有很高的性能。因此，采用 FPGA 芯片实现 MPC算法，就能使其在线求解速度得到提高，提高其控制器的实时性。
2) 高集成性及控制器微型化：FPGA 芯片采用芯片级封装（CSP），其芯片的体积已经缩小到 mm 级。而采用 SOPC（System On Programmable Chip，SOPC）技术，可以在一片 FPGA 芯片上实现整个预测控制器，从而使预测控制器的体积大大缩小，可以实现控制器的微型化，这样会使控制器的可植入性得到很大提高。
3) 高可靠性及低成本：FPGA 芯片在出厂之前都做过 100%的严格测试，不需要设计人员承担投片风险的费用。而且 FPGA 在军事及航空航天领域的广泛应用证实了其高可靠性。同时，随着半导体技术的发展，FPGA 的成本一直在不断降低，完全可以满足系统对低成本的要求。
4) 高灵活性及低功耗： FPGA 的现场可编程性，使用户可以反复地编程、擦除、使用，或者保持在外围电路不变的情况下，采用不同设计就可以实现不同的功能。这种现场可编程性给产品的快速开发及产品的升级带来了极大的灵活性。此外，随着半导体技术的发展，FPGA 的功耗不断降低，非常适合于要求低功耗设备的场合。
因此，利用 FPGA 实现预测控制器，能满足新应用对预测控制器高实时性、微型化、高可靠性和低成本的需要，基于 FPGA 的预测控制器能进一步扩大预测控制的应用领域。
1.5 主要内容
本文主要完成了以下工作：
1. 广义预测控制算法，并进行了 Matlab/Simulink 数字仿真；
2. 采用基于 Nios II 嵌入式软核处理器的 FPGA/SOPC 方案，利用 SOPC Builder在 FPGA 芯片上构建 SOPC 系统，完成其硬件系统与软件系统的设计，主要包括 Nios II内核及标准组件的配置、自定制指令设计及自定制组件设计等，设计完成基于 FPGA的预测控制器。

第 2 章 基础知识
基于 FPGA 的预测控制器实现涉及到预测控制和 FPGA/SOPC 开发技术等多方面的内容，因此本章主要介绍关于预测控制和 FPGA/SOPC 开发的一些重要基础知识和关键技术。
2.1 FPGA 技术
FPGA 是由可配置（或者可编程）逻辑块组成的数字集成电路，用户可根据功能需求对其进行重新配置，以实现用户的功能。FPGA 产生于 80 年代中期，是在 PAL、GAL 等可编程器件的基础上进一步发展的产物。FPGA 的出现既解决了原有可编程器件门电路数有限的缺点，又克服了 ASIC（Application Specfic Integrated Circuit，专用集成芯片）的不足，是一种新型的电路实现技术。它具有集成度高、研制时间短、体积小、保密性强、可靠性高及设计灵活等优点。FPGA 在通信、数据处理、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用；随着功耗和成本的进一步降低，FPGA 还将进入更多的应用领域。
2.1.1 FPGA 结构
目前 FPGA 的生产厂商主要有 Xilinx、Altera、Actel、Lattice、QuickLogic。尽管这些厂商生产的 FPGA 品种和型号繁多，具体结构和性能指标各有特色，但它们都有一个共同之处，即由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块，从而实现不同的设计。
典型的 FPGA 通常包含三类基本资源：可编程逻辑功能块、可编程输入/输出块和可编程互连资源。可编程逻辑功能块是实现用户功能的基本单元，多个逻辑功能块通常规则地排成一个阵列结构，分布于整个芯片；可编程输入/输出块完成芯片内部逻辑与外部管脚之间的接口，围绕在逻辑单元阵列四周；可编程内部互连资源包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或输入/输出块连接起来，构成特定功能的电路。用户可以通过编程决定每个单元的功能以及它们的互连关系，从而实现所需的逻辑功能。此外，还包含其他一些模块，如 RAM、PLL、硬件乘法器、DSP 模块等。不同厂家或不同型号的 FPGA，在可编程逻辑块的内部结构、规模、内部互连的结构等方面经常存在一定的差异。图 2.1 为 Xilinx 公司的 FPGA 结构示意图。

图2.1 Xilinx公司的FPGA结构示意图
每个单元的基本概念如下：
1) 基本可编程逻辑单元
基本可编程逻辑单元是可编程逻辑的主体，可以根据设计灵活地改变其内部连接与配置，从而完成不同的逻辑功能。目前，FPGA 一般是基于 SRAM 工艺的，其基本可编程逻辑单元几乎都是由查找表（LUT，Look Up Table）和寄存器（Register）等模块组成的。
2) 可编程输入/输出单元
输入/输出（Input/Output）单元简称 I/O 单元，它们是芯片与外界电路的接口部分完成不同电气特性下对输入/输出信号的驱动与匹配需求。为了使 FPGA 有更灵活的应用，目前大多数 FPGA 的 I/O 单元被设计为可编程模式，即通过软件的灵活配置，可以适配不同的电气标准与 I/O 物理特性；可以调整匹配阻抗特性，上下拉电阻；可以调整输出驱动电流的大小等。
3) 丰富的布线资源
布线资源连通 FPGA 内部所有的单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输的速度。有全局性的专用布线资源，用以完成器件内部的全局时钟和全局复位/置位的布线；有长线资源，用以完成器件 Bank（分区）间的一些高速信号和一些第二全局时钟信号的布线；还有短线资源，用以完成基本逻辑单元之间的逻辑互联与布线。
4) 底层嵌入功能单元
底层嵌入功能单元这里指的是那些通用程度较高的嵌入式功能模块，比如硬件乘法器、PLL（Phase Locked Loop）、DLL（Delay Locked Loop）、DSP 等。FPGA 内部嵌入 CPU 或 DSP 等处理器，使 FPGA 在一定程度上具备了实现软硬件联合系统的能力，FPGA 正逐步成为 SOPC（System On Programmable Chip）的高效设计平台。
2.1.2 FPGA 特点
在二十几年的发展过程中，FPGA 的硬件体系结构和软件开发工具都在不断的完善，日趋成熟。从最初的 1200 个可用门，90 年代时几十万个可用门，发展到目前数百万门至上千万门的单片 FPGA 芯片，Xilinx、Altera 等世界顶级厂商已经将 FPGA 器件的集成度提高到一个新的水平。FPGA 结合了微电子技术、电路技术、EDA 技术，使设计者可以集中精力进行所需逻辑功能的设计，缩短设计周期，提高设计质量。与专用集成电路 ASIC 相比，FPGA 具有灵活性高、设计周期短、成本低、风险小等优势，因而得到了广泛应用，各项相关技术也迅速发展起来，FPGA 目前已经成为数字系统设计的重要硬件基础。FPGA 的基本特点主要有：
1) 采用 FPGA 设计 ASIC 电路，用户不需要投片生产，就能得到合适的芯片；
2) FPGA 可做其他全定制或半定制 ASIC 电路的中试样片；
3) FPGA 有丰富的逻辑资源和大量的 I/O 引脚，能满足不同的功能需求；
4) FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一；
5) FPGA 采用高速 CHMOS 工艺，功耗低，可以与 CMOS、TTL 电平兼容。
可以说，FPGA 芯片是目前小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA 的品种和型号很多，主要有 Xilinx 的 Virtex、Spartan 系列、Altera 公司的 Stratix、Cyclone 系列等。
2.2 SOPC 技术
可编程片上系统（System On Programmable Chip，SOPC）是一种特殊的嵌入式系统，是由美国 Altera 公司于 2000 年最早提出的。SOPC 技术提供了一种有效的解决方案，即用大规模可编程器件——FPGA 来实现 SoC（System On Chip）的功能，SOPC基于 FPGA 芯片，将处理器、存储器、I/O 口等系统设计需要的模块集成在一起，完成整个系统的主要逻辑功能，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件可编程的功能。
SOPC 结合了 SoC 和 FPGA 各自的优点，具备以下基本特征：
1) 至少包含一个以上的嵌入式处理器 IP Core；
2) 具有小容量片内高速 RAM 资源；
3) 丰富的 IP Core 资源可供灵活选择；
4) 足够的片上可编程逻辑资源；
5) 单芯片、低功耗、微封装。
SOPC 技术的实现方式一般分为三种：
（1）基于 FPGA 嵌入 IP（Intellectual Property）硬核的 SOPC 系统。目前最常用的嵌入式系统大多采用了含有 ARM 的 32 位 IP 处理器核的器件。Altera 公司 Excalibur系列的 FPGA 中就植入了 ARM922T 嵌入式系统处理器；Xilinx 的 Virtex-II Pro 系列中则植入了 IBM PowePC405 处理器。这样就能使得 FPGA 灵活的硬件设计和硬件实现与处理器强大的软件功能结合，高效地实现 SOPC 系统。
（2）基于 FPGA 嵌入 IP 软核的 SOPC 系统。在第一种实现方案中，由于硬核是预先植入的，其结构不能改变，功能也相对固定，无法裁减硬件资源，而且此类硬核多来自第三方公司，其知识产权费用导致成本地增加。如果利用软核嵌入式系统处理器就能有效克服这些不利因素。最具有代表性的嵌入式软核处理器是Altera公司的NiosII 软核处理器。
（3）基于 HardCopy 技术的 SOPC 系统。HardCopy 就是利用原有的 FPGA 开发工具，将成功实现于 FPGA 器件上的 SOPC 系统通过特定的技术直接向 ASIC 转化，从而克服传统 ASIC 设计中普遍存在的问题。
2.3 Nios II 嵌入式软核处理器
Nios II 系列软核处理器是 Altera 的第二代 FPGA 嵌入式软核处理器，其性能超过200DMIPS，在 Altera FPGA 中实现仅需 35 美分。Altera 的 Stratix、Stratix GX、StratixII 和 Cyclone II、Cyclone III 系列 FPGA 全面支持 Nios II 处理器，以后推出的 FPGA器件也将全面支持 Nios II 处理器。Nios II 嵌入式处理器是一款通用的 RISC 结构的 CPU，它定位于广泛的嵌入式应用。Nios II 处理器系列包括了三种核心——快速型（Nios II/f）、经济型（Nios II/e）和标准型（Nios II/s）内核——每种都针对不同的性能范围和成本而优化。这三种内核使用共同的 32 位的指令集结构（ISA），并具有百分之一百的二进制代码兼容性。Nios II 处理器具有完善的软件开发套件，包括编译器、集成开发环境（IDE）、JTAG调试器、实时操作系统（RTOS）和 TCP/IP 协议栈。设计者能够用 SOPC Builder 系统开发工具很容易地创建专用的处理器系统，并能够根据系统的需求添加 Nios II 处理器的数量，可以轻松的将 Nios II 处理器嵌入到他们的系统中。
Nios II 处理器系统中包含两类可以在 FPGA 中实现的外设：标准外设和定制外设。标准外设是指 Altera 公司提供的标准外围设备库，比如定时器、串行通信接口、SDRAM控制器等。定制外设可由设计者自行设计并集成到 Nios II 处理器系统。标准外设和定制外设与 Nios II 处理器核通过与 Avalon Switch Fabric 连接进行通信。Avalon 总线是一种相对简单的总线结构，主要用于连接片内处理器与外设，以构成可编程片上系统。它描述了主从组件外设间的端口连接关系，以及组件间通信的时序关系。
Nios II 嵌入式处理器的特性：
l.Nios II 处理器核 Nios II 处理器系列由三个不同的内核组成，可以灵活地控制成本和性能，从而拥有广泛的应用空间；
2.自定制指令及硬件加速器 开发人员可以在 Nios II 处理器核内增加硬件，用来执行复杂运算任务，为时序要求紧张的软件提供加速算法；
3.JTAG 调试模块 JTAG 调试模块提供了通过本地或远端 PC 主机实现 Nios II 处理器的在芯片控制、调试和通讯功能，这是 Nios II 处理器的一个极具竞争力的特性；
4.外围设备及接口 Nios II 开发套件包括一套标准外围设备库，在 Altera 的 FPGA中可以免费使用。
2.4 FPGA/SOPC 开发工具
FPGA 的领导厂商 Altera 公司提供了一套完整的 FPGA/SOPC 开发工具，包括Quartus II 设计软件、SOPC Builder 系统开发工具、Mode1Sim-Altera 仿真软件、Nios II IDE（Integrated Development Environment，集成开发环境）和 SingalTap II 嵌入式逻辑分析仪。Quartus II 软件是 Altera 公司的综合开发工具，它集成了 Altera 的 FPGA/CPLD 开发流程中所涉及的所有工具和第三方软件接口。通过使用此综合开发工具，设计者可以创建、组织和管理自己的设计。Quartus II 设计软件具有很高的性能和易用性。采用Quartus II 软件，可以在 Altera 器件中完成从设计、综合、仿真到布局布线、测试的整个过程，并可以轻松设计、优化并验证 SOPC 设计。
SOPC Builder 是 SOPC 系统的主要开发工具。它是一个革命性的系统级开发工具，它使得集成组件时花费的时间最少。SOPC Builder 可以快速地开发定制的方案，重建已经存在的方案，并为其添加新的功能，提高系统的性能。SOPC Builder 提供了一个强大的平台，用于组建一个在模块级和组件级定义的系统。SOPC Builder 的组件库包含了从简单的固定逻辑的功能块到复杂的、参数化的、可以动态生成的子系统等一系列的组件。这些组件可以是从 Altera 或其他第三方合作伙伴购买来的 IP 核，它们其中一些是可以免费下载用作评估的。设计者还可简单地创建他们自己的定制的 SOPCBuiler 组件。当设计完毕时，还可以借助 ModelSim-Altera 仿真软件进行仿真，SOPC Builder 为仿真系统自生成 VHDL 和 Verilog 仿真模型。在 SOPC Builder 和 Nios II IDE 自动生成的仿真环境中，能够十分方便地对 Nios II 处理器系统进行仿真。
Nios II IDE 是一个基于 Eclipse 架构的集成开发环境，它包括一整套开发工具：GNU 开发工具，基于 GDB 的调试器，包括软件仿真和硬件调试；提供用户一个硬件抽象层 HAL；提供嵌入式操作系统 Micro C/OS-II 和 LwTCP/IP 协议栈的支持；提供帮助用户快速入门的软件模板；提供 Flash 下载支持（Flash Programmer 和 Quartus II Programmer）。
SignalTap II 逻辑分析仪是 Altera 的第二代系统级调试工具，能够获取、显示FPGA/SOPC 系统的实时信号，帮助设计者在其系统设计中观察硬件和软件的交互作用，从而方便地进行系统调试。
2.5 FPGA/SOPC 开发流程
完整的 FPGA 设计流程包括设计输入、功能仿真、综合、综合后仿真、布局布线、布线后仿真与验证和板级仿真验证与调试等主要步骤。基于 FPGA 的 SOPC 设计总体上也遵循上述的开发流程，同时也具有一定的特殊性。
SOPC 设计包括硬件和软件两部分，两部分进行协同设计，实现系统的功能。其中，硬件设计主要基于 Quartus II 和 SOPC Builder，软件设计则基于 Nios II IDE。
在进行 SOPC 开发之前，首先必须分析系统需求，如应用系统需求的计算性能、需要的带宽和吞吐量、需求的接口类型等。
硬件系统设计首先从 SOPC Builder 中选取满足需求的 Nios II 处理器核、存储器以及各其他外围器件，并定制和配置它们的功能；分配外设地址及中断号，设定复位地址；设计者也可以添加自身定制指令逻辑和自己设计的 IP 模块到 Nios II 内核以提升处理器性能。然后将生成的 SOPC 系统集成到 Quartus II 工程，在 Quartus II 中编译综合，进行布局布线，生成 FPGA 配置文件；最后可以使用编程工具通过下载电缆将配置文件下载到目标板上。
软件系统开发使用 Nios II IDE。使用 SOPC Builder 生成系统后，可以直接使用 Nios II IDE 开始设计 C/C++应用程序代码。Altera 提供了 Nios II CPU 外设驱动程序和硬件抽象层（HAL），使用户能够快速编写与低层硬件细节无关的 Nios II 程序，除了应用代码，设计者还可以在 Nios II IDE 工程中设计和重新使用定制库。设计者可以使用 Nios II IDE 对程序进行编译、链接，生成可执行文件（*.elf）。接下来可以在 IDE 的指令集仿真器（ISS）上仿真软件和运行/调试软件，也可以将可执行文件下载到在目标板上对软件进行调试。
硬件和软件设计调试完成后，则需要使用编程工具（Flash Programmer 和 Quartus II Programmer）将配置文件下载到 FPGA 的配置芯片或 Flash 存储器，并将可执行文件（*.elf）编程到 Flash 中。
SOPC 开发流程简图流程如图 2.2 所示。

图 2.2 SOPC 开发流程简图

第3章 广义预测控制算法
广义预测控制算法保持了最小方差控制器的在线辨识，模型预测和最小方差控制等特点，吸收了DMC和MAC中的优点，提供了在复杂的环境下有效地利用过程信息进行优化控制的途径。它具有预测模型，滚动优化，在线反馈校正和柔化作用等优点的一种新型控制算法，是控制论中模型，控制和反馈概念的具体体现。
3.1 预测控制的特点
预测控制是属于一种基于模型的控制算法。其机理可描述为：在每一采样时刻，根据当前测量信息，求解一个有限时域开环最优控制问题，并将得到的控制序列的第一个元素作用到被控制对象上直至下一个采样周期，在下一时刻重复上述过程。算法共性有如下三点：预测模型，滚动优化和反馈校正。图3.1为预测控制的原理结构图。

图3.1 预测控制的原理结构图
3.1.1 预测模型
预测控制的模型称为预测模型。预测控制对模型结构没有严格的要求，在信息的基础上根据功能要求按照最方便的途径建立模型。预测控制对模型的要求不同于其他传统的控制方法，其他的反馈控制器一般都依赖于当前或过去的状态信息，而它能够根据系统的历史信息和选定的未来输入，预测其未来输出值，因而可以根据实际对象的复杂程度，建立适当的预测模型。因此，不仅状态方程，传递函数这类传统的模型可作为预测模型，而且那些易于在线辨识并能描述不稳定