八路智能抢答器.pdf

word 文档 可自由编辑 毕业设计（论文）报告 题 目 八路智能抢答器 系 别 电子工程系 专 业 电气自动化 班 级 11 级电气自动化 学生姓名 学 号 指导教师 word 文档 可自由编辑 摘 要 随着现代娱乐节目及其它游戏环节的需要，也为了更加完善节目的紧张气氛和观众的互动，所以就出现了多路智力抢答器，本抢答器的基本功能：它可同时供 8 名选手或 8 个代表队参加比赛，他们的编号分别是 I0I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是 S0S7。关键字 74LS48 RS 触发器 74LS192 555定时器 abstract Along with modern entertainment program and other game links need,also for more perfect programs tense atmosphere and audiences interaction,therefore presented the multi-channel intelligences to vie to answer first,this vied to answer first basic function:It may simultaneously supply 8 contestants or 8 teams attends the competition,their serial number respectively is I0I7,vies to answer the first button respectively with one,buttons serial number corresponds separately with contestants serial number,respectively is S0S7.key words:74LS48 RS trigger 74LS192 555 timers word 文档 可自由编辑 目录 第一章 引言.III 第二章 系统框图及原理简述.2 2.1 系统框图.2 2.2 原理简述.2 第三章 特殊器件介绍.4 3.1 优先编码器 74LS148.4 3.2 译码器及应用.5 3.3 BCD 显示译码驱动器.8 3.4 RS 触发器.9 3.5 计数器.11 3.6 555 定时器.15 第四章 电路设计.18 4.1 抢答部分.18 4.2 定时电路.19 4.3 时钟产生和时序控制电路.20 4.4 报警控制电路.21 第五章 系统测试.23 5.0 单元电路检测.23 5.0.1 抢答电路.24 5.0.2 定时电路.24 5.0.3 时序控制及报警电路.24 5.1 整机调试.24 第六章 结论.26 参考文献.27 word 文档 可自由编辑 第一章 引 言 抢答器的功能要求 可同时供 8 名选手或 8 个代表队参加比赛，他们的编号分别是 I0I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是 S0S7。给节目主持人设置一个控制开关 S，用来控制系统的清零和抢答的开始。抢答器具有数据锁存和显示功能，抢答开始以后，若有选手按动抢答按钮，编号便立即锁存，并在 LED 数码管上显示出选手的编号，同时，扬声器发出音响提示。此时，输入回路封锁，禁止其他选手抢答。优先抢答的选手的编号一直保持到主持人将系统清零时为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定，当节目主持人启动“开始”键后，要求定时器立即进行减法计数，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间为 0.5 秒左右。参赛选手在设定的时间内抢答有效，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零时为止。如果定时抢答的时间已到，却没有选手抢答时，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示 00。word 文档 可自由编辑 第二章 系统框图及原理简述 2.1 系统框图 2.2 原理简述 定时抢答器的总体框图如上图所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选 word 文档 可自由编辑 手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作：优先缎电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；扬声器发出短暂声响，提醒节目主持人注意；控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。word 文档 可自由编辑 第三章 特殊器件介绍 3.1 优先编码器 74LS148 编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。优先编码器既在同一时间内，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器有74LS148（8 线3 线）和 74LS147（10 线4 线）两种制式。优先编码器是较常用的编码器，下面以 74LS148 为例，介绍它的逻辑功能。此芯片为 8 线3 线优先编码器。图 1-1（a）是其功能简图，图 1-1（b）是管脚引线图，表 1-1 是其真值表。word 文档 可自由编辑 74LS148 的输入端和输出端低电平有效。图 1-1（a）是其功能简图，图中电源和地未画，0I7I是输入信号，2Y0Y为三位二进制编码输出信号，SI1时，编码器禁止编码，当SI0 时，允许编码。SY是技能输出端，只有在SI0，而0I7I均无编码输入信号时为 0。EXY为优先编码输出端，在SI0 而0I7I的其中之一有信号时，EXY0。0I7I各输入端的优先顺序为：7I级别最高，0I级别最低。如果7I0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按7I编码，2Y1Y0Y000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。3.2 译码器及应用 译码与编码是相反的过程，是将二进制代码表示的特定含义翻译出来的过程。能实现译码功能的组合逻辑电路称为译码器。集成译码器可分为三种，即：二进制译码器、二十进制译码器和显示译码器。二进制译码器:将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有 n 位，代码组合就有 2n个，当然可译出 2n个输出信号。显示译码器:由译码输出和显示器配合使用，最常用的是 BCD 七段译码器。其 word 文档 可自由编辑 输出是驱动七段字形的七个信号，常见产品型号有 74LS48、74LS47 等。目前用于电子电路系统中的显示器件主要有发光二极管组成的各种显示器件和液晶显示器件，这二种显示器件都有笔划段和点阵型两大类。笔划段型的由一些特定的笔划段组成，以显示一些特定的字型和符号；点阵型的由许多成行成列的发光元素点组成，由不同行和列上的发光点组成一定的字型、符号和图形。它们的示意图见图 4.2.1。1LED 显示器件 LED 是 Light Emitting Diode 的缩写，直译为光发射二极管，中文名为发光二极管。由于作为单个发光元素 LED 发光器件的尺寸不能做的太小，对于小尺寸的 LED 显示器 件，一般是笔划段型的，广泛用于显示仪表之中；大型尺寸的一般是点阵型器件，往往用 于大型的和特大型的显示屏中。LED 显示器件有共阴极和共阳极两类，对于笔划段型的如图 4.2.2 所示。图(a)是共阳极的示意图，图(b)是共阴极的示意图。LED 发光二极管由砷化镓、磷砷化镓等半导体材料制成。LED 显示器件的供电电压仅几伏，可以和 TTL 集成电路匹配，单个发光二极管的电流从零点几毫安到几个毫安。它是一种主动发光器件，周围光线越暗，发光显得越明亮，有红、绿、黄、橙、蓝等几种颜色。(a)笔划段型显示器 (b)点阵型显示器 图 4.2.1 笔划段型和点阵型显示器的示意图 gfedcbadp word 文档 可自由编辑 (a)共阳极型显示器 (b)共阴极型显示器 图 4.2.2 笔划段型 LED 显示器件 字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而 LED 数码显示器是最常见的。通常有红、绿、黄等颜色。LED 的死区电压较高，工作电压大约 1.53V，驱动电流为几十毫安。图 1-2 是七段 LED 数码管的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而 74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有 BS201、BS202 等。图 1-3（a）是共阴式 LED 数码管的原理图，使用时，公阴极接地，7 个阳极ag由相应的 BCD 七段译码器来驱动，如图 1-3（b）所示。（a）引线图 （b）七段字形组合情况 dpgfedcbadpgfedcba word 文档 可自由编辑 图 1-2 七段 LED 数码管 图 1-3 共阴式 LED 数码管的原理图和驱动电路 3.3 BCD 显示译码驱动器 上面提到，74LS48是输出高电平有效的中规模集成BCD七段显示译码驱动器，它的功能简图和管脚引线图如图 1-4 所示。其真值表见表 1-2 所示。表 1-2 74LS48BCD 七段译码驱动器真值表 74LS48 的输入端是OAAAA123四位二进制信号(8421BCD 码)，a、b、c、d、e、word 文档 可自由编辑 f、g 是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管，BRBBRYIILT/,是使能端，起辅助控制作用。使能端的作用如下：(1)LT是试灯输入端，当LT=0，BRBYI/=1 时，不管其它输入是什么状态，ag 七段全亮；(2)灭灯输入BI，当BI=0，不论其它输入状态如何，ag 均为 0，显示管熄灭；(3)动态灭零输入BRI，当LT=1，BRI=0 时，如果OAAAA123=0000时，ag 均为各段熄灭；(4)动态灭零输出BRY，它与灭灯输入BI共用一个引出端。当BI=0 或BRI=0 且LT=1，OAAAA123=0000时，输出才为0。片间BRY 与BRI配合，可用于熄灭多位数字前后所不需要显示的零。（a）74LS48 功能简图 （b）74LS48 管脚引线 图 1-4 3.4 RS 触发器 当输入端接入S=R=1 的电平时，如果基本 SR 触发器现态Q=1、Q=0，则触a b c d e f g 74LS48 A3 A2 A1 A0 BRILT BRBYI word 文档 可自由编辑 发器次态Q=1、Q=0；若基本 SR 触发器的现态Q=0、Q=1，则触发器次态Q=0、Q=1。即S=R=1 时，触发器保持原状态不变。当S=1，R=0 时，如果基本 SR 触发器现态为Q=1、Q=0，因R=0，会使Q=1，而Q=1 与S=1 共同作用使Q端翻转为 0；如果基本 SR 触发器现态为Q=0、Q=1，同理会使Q=0，Q=1。只要输入信号S=1，R=0，无论基本 SR 触发器的输出现态如何，均会使输出次态置为 0 态。当S=0、R=1 时，如果触发器现态为Q=0、Q=1，因S=0，会使 G1的输出端次态翻转为 1，而Q=1 和R=1 共同使 G2的输出端Q=0；同理当Q=1、Q=0，也会使触发器的次态输出为Q=1、Q=0；只要S=0、R=1，无论触发器现态如何，均会将触发器置 1。当S=R=0 时，无论触发器的原状态如何，均会使Q=1，Q=1。当脉冲去掉后，S和R同时恢复高电平后，触发器的新状态要看 G1 和 G2两个门翻转速度快慢，所以称S=R=0 是不定状态，在实际电路中要避免此状态出现。基本SR 触发器的逻辑图、逻辑符号和波形图如图 1-5 所示。基本 SR 触发器的输出端Q随输入电平S和R变化的波形图如图 1-5（C）所示。表 1-3 是基本 SR 触发器功能真值表，用它来描述 SR 触发器的逻辑功能。由表 1-3化简得到逻辑功能表达式（也称为特性方程）如式 1.1 所示，0 RS，称之为约束条件。图 1-6 是 74LS279 管脚引线图。表 1-3 基本 SR 触发器功能真值 综上所述基本 SR 触发器具有置 0、置 1、保持功能且不允许S与R同时为 0，word 文档 可自由编辑 集成产品 74LS279 就是这种四 SR 触发器。对应的特性方程为：01RSQRSQnn （1.1）其中，nQ表示现态，即原态。1nQ表示次态，即新状态。图 1-6 74LS279 管脚引线图 3.5 计数器 十进制计数器品种很多，有十进制加法计数器、十进制减法计数器和十进可逆计数器，下面仅以 74LS192 同步十进制可逆计数器为例。介绍它的功能特点。74LS192 是属 8421BCD 码，它的功能简图如图 1-7 所示，它的功能真值表如表 1-4所示。从表 1-4 可见：CR是异步清零端，且高电平有效。LD是并行置数端，低电平有效，且在0CR有效。UCP和DCP是两个时钟脉冲，当1DCP，时钟脉冲由UCP端接入。并且1,0 LDCR时，74LS192 处于加法计数状态；当1UCP脉冲从DCP端输入，且1,0 LDCR时，74LS192 处于减法计数状态；1UDCPCP时，计数器处于保持状态。CO是进位端，BO是借位端。word 文档 可自由编辑 表 1-4 74LS192 功能真值表 计数器选用汇总规模集成电路 74LS192 进行设计较为简便，74LS192 是十进制可编程同步加锁计数器，它采用 8421 码二-十进制编码，并具有直接清零、置数、加锁计数功能。图 2-3 是 74LS192 外引脚及时序波形图。图中UCP、DCP分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。LD是异步并行置数控制端（低电平有效），CO、BO分别是进位、借位输出端（低电平有效），CR 是异步清零端，D3-D0 是并行数据输入殿，Q3-Q0 是输出端。74192 的功能表见下表 2-1 所示。其工作原理是：当LD=1，CR=0 时，若时钟脉冲加到UCP端，且DCP=1 word 文档 可自由编辑 图 2-3 74LS192 外引脚及时序波形图 则计数器在预置数的基础上完成加计数功能，当加计数到 9 时，CO端发出进位下跳变脉冲；若时钟脉冲加到DCP端，且UCP=1，则计数器在预置数的基础上完成减计数功能，当减计数到 0 时，BO 端发出借位下跳变脉冲。由74LS192构成的三十进制递减计数器如下图2-4所示 其预置数为N=（00110000）=(30)10。它的计数原理是:只有当低位1BO 端发出借位脉冲时,高位计数器才作 word 文档 可自由编辑 减计数。当高、低位计数器处于全零,且 DCP 为 0 时,置数端2LD=0,计数器完成并行置数,在 DCP 端的输入时钟脉冲作用下,计数器再次进入下一循环减计数。74LS192是同步十进制可逆计数器，其逻辑符号和引脚排列如图2.2.0（a）、(b)所示。图 2.2.0 74LS192具有下述功能：异步清零：CR=1，Q3Q2Q1Q0=0000 异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0 保持：CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 加计数：CR=0,LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数 减计数：CR=0,LD=1，CPU=1，CPD=CP，Q3Q2Q1Q0按减法规律计数 利用集成计数器芯片可方便地构成任意（N）进制计数器。方法：反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。把模数大的计数器改成模数小的计数器。关键：是清零信号的选择与芯片的清零方式有关。异步清零方式以 N 作为清零信号或反馈识别码，其有效循环状态为0N-1；同步清零方式以N-1 作为反馈识别码，其有效循环状态为 0N-1。还要注意清零端的有效电平，以确定用与门还是与非门来引导。Q3 Q2 Q1 Q0 74LS192 D3 D2 D1 D0 CR CPCPD LD（a）（b）74LS192 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC D0 CR BO CO LD D2 D3 D1 Q1 Q0 CPD CPU Q2 Q3 GND word 文档 可自由编辑 反馈置数法：是利用具有置数功能的计数器，截取从 Nb到 Na之间的 N 个有效状态构成 N 进制计数器。其方法是当计数器的状态循环到 Na时，由 Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了 Nb的状态，所以置数指令到来时，计数器输出端被置成 Nb，再来计数脉冲，计数器在 Nb基础上继续计数直至 Na，又进行新一轮置数、计数。关键：是反馈识别码的确定与芯片的置数方式有关。异步置数方式以 Na=Nb+N 作为反馈识别码，其有效循环状态为NbNa；同步置数方式以 Na=Nb+N-1 作为反馈识别码，其有效循环状态为 NbNa。还要注意置数端的有效电平，以确定用与门还是与非门来引导。3.6 555 定时器 555 定时器（又称时基电路）是一个模拟与数字混合型的集成电路。按其工艺分双极型和 CMOS 型两类，其应用非常广泛。1 555 定时器的组成和功能 图 20 是 555 定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个 RS 触发器，一个放电三极管和三个5K 电阻的分压器而构成。word 文档 可自由编辑 1234554321DCBATitleSizeBDate:File:5K5K5K+-TQ&Q+-AASRV1V21DQVTHTLVRCCVSS1284563712CD 图 2-0 555 定时器组成框图 它的各个引脚功能如下：1 脚：外接电源负端 VSS或接地，一般情况下接地。8 脚：外接电源 VCC，双极型时基电路 VCC的范围是 4.5 16V，CMOS 型时基电路 VCC的范围为 3 18V。一般用 5V。3 脚：输出端 Vo 2 脚：TL低触发端 6 脚：TH 高触发端 4 脚：DR是直接清零端。当DR端接低电平，则时基电路不工作，此时不论TL、TH 处于何电平，时基电路输出为“0”，该端不用时应接高电平。5 脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只 0.01F 电容接地，以防引入干扰。7 脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在 1 脚接地，5 脚未外接电压，两个比较器 A1、A2基准电压分别为CCCCV31,V32的情况下，555 时基电路的功能表如表 21 示。word 文档 可自由编辑 表 21 555 定时器的功能表 清零端DR 高触发端 TH 低触发端TL Qn+1 放电管 T 功能 0 0 导通 直接清零 1 CCV32 CCV31 0 导通 置 0 1 CCV32 CCV31 1 截止 置 1 1 CCV32 CCV31 Qn 不变 保持 word 文档 可自由编辑 第四章 电路设计 4.1 抢答部分 一是将抢答选手的编号识别出并锁存显示到数码管上，二是使其他选手按键无效；三是有人抢答时输出时序控制信号，使计数电路停止工作并报警。word 文档 可自由编辑 S：输入，与主持人总控相接，此处控制数码管的清零；/ST：输入，74148 的使能控制端（由 7400 输入）；/YEX：输出，报警时序控制（与 74121 相连）；CTR：输出，报警时序控制（与 7400 相连）；该部分主要由 74148 优先编码器、锁存器 74279、译码器 7448 组成和按键、7 段数码管组成。如图所示，抢答输入端为 74148 的/I7 到/I0 脚，当有选手按键时，74148 的相应的引脚为低电平，电路完成以下动作：（1）、74148 将编码输入到锁存其中，并通过锁存器由 7448 译码后显示到数码管上；（2）、74148 译码输出端/YEX 0，通过控制时序电路使 74148 的使能端/ST 为 1，74148 停在译码工作，使以后其他选手的按键无效；（3）、时序信号/YEX=0，CTR=1，通过控制时序电路使计时电路停止工作，报警电路报警。4.2 定时电路 word 文档 可自由编辑 主要实现抢答倒计时，同时通过输出接口与时序控制电路相接，实现时序控制，当无人抢答且时间到时，报警。CLCK：输入，计数脉冲，时序控制电路产生，由 7411 输出；S：输入，主持人总控，此处控制计数器 74192 的预置数；BO2：输出，倒计时时间到时输出低电平 0，与时序电路 74121 相接，控制报警；该部分主要由 555 脉冲产生电路、74192 减法计数电路、7448 译码电路和 2 个 7 段数码管即相关电路组成。两块 74192 实现减法计数，通过译码电路 7448 显示到数码管上，其时钟信号由时钟产生电路提供。74192 的预置数控制端实现预置数，当主持人按下控制按键 S 时，实现预置。按键弹起后，计数器开始减法计数工作，并将时间显示在 LED 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，BO2 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。4.3 时钟产生和时序控制电路 word 文档 可自由编辑 为计数电路提供计数脉冲，同时完成主持人控制以及以上各部分的逻辑控制协调，使电路正常工作。、BO2：输入，由计数电路产生；CTR：输入，由抢答电路产生；/ST：输出，控制抢答电路；CLCK：输出，提供给计数电路；该部分主要由定时器 555、单稳态触发器 74121、与非门 7400、三段输入与门 7411 和相关电路组成。由 555 产生计数脉冲，通过 7400 和 7411 结合控制信号 BO2、CTR 控制输入到计数电路的脉冲有无。脉冲周期，选择电容为 10uF，电阻 的值为 144.44 时 t 为一秒，本设计中选取 R120K，R262K，t0.998S。输出到计数电路的脉冲为，抢答开始时，BO2=/ST=1，故 CLCK=CP，计数器正常工作，当计数时间到时（BO2=0）或者有人抢答时（CTR=1），/ST=1，74148 使能端为高电平，禁止编码，即此后的抢答无效。4.4 报警控制电路 word 文档 可自由编辑 完成抢答开始、枪答选种的报警提示和控制时间结束的报警提示。/YEX：输入，由抢答电路提供 BO2：输入，由计数电路提供 S：输入，来自主持人按键 PR：来自 74121 的/Q，与 555 的 RST 脚相接，控制 555 的振荡振荡与否。主要由 555 时钟电路（用于控制报警声音频率）、蜂鸣器即相关的延时电路和控制电路组成。单稳态触发器 74121 通过信号/YEX、BO2、S 控制报警与否和报警时间，555 时钟电路产生脉冲时钟。当 74121 输出单稳态触发器的输出延时：。取 10uF,=620K,有 4.3 秒。上电时，74121 的状态为，PR=1，555 振荡，蜂鸣器按时钟频率鸣叫，表示电路正常工作；当主持人按下键时，不能报警提醒选手，由于 121 不能实现次功能，这是本设计的缺陷；在规定的时间有人抢答时，/YEX 由 1 跳变到 0 74121 有状态 2，即/Q 输出暂态低电平，蜂鸣器连续发声报警，持续时间为=4.3 秒；如果在规定时间内无人抢答，BO2 由 1 跳变到 0，74121 有状态 2，/Q 输出暂态低电平，蜂鸣器连续发声报警持续时间为 word 文档 可自由编辑 第五章 系统测试 根据需求选择电路的设计单元进行组合，完成系统的原理图设计与 PCB 设计，对制作好的 PCB 板，或准备好的面包板，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。调试规则为：打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下 PCB 上的集成块，然后接通电源，用万用表检查板上的各点的电源电压值，完好之后再关掉电源，插上集成块。5.0 单元电路检测 5.0.1 抢答电路 把主持人的控制开关设置为“清除”位置，用万用表检查 RS 触发器的 端为低电平，输出端（4Q1Q）全部为低电平。于是 74LS48 的 BI=0，显示器灭灯；74LS148 的选通输入端 ST=0，74LS148 处于工作状态，此时锁存电路不工作。然后把主持人的控制开关拨到“开始”位置，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，给 8 路抢答端口即输入端 给上低电平的输入信号，如当有选手将键按下时（如按下），74LS148 的输出=010，=0，经 RS 锁存器后，CTR=1，BI=1，74LS279 处于工作状态，4Q3Q2Q=101，=0，经 RS 锁存器后，出“5”。此外，CTR=1，使 74LS148 仍处于禁止工作状态，其它按键的输入信号不会被接收。word 文档 可自由编辑 5.0.2 定时电路 用示波器检查 555 的输出波形是否为 1Hz 的方波信号，如不是对 555 的外围电路进行调整达到要求为止。给 74LS192 的数据输入端设定一次抢答间，如 35 秒（00110101）的八位数据。观察显示器的显示时间是否进行减一的计数。有问题按原理进行修改。5.0.3 时序控制及报警电路 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。5.1 整机调试 开始时，主持人将控制开关接地，抢答电路部分锁存器 74LS279 的状态输出全为 0，74LS48 的灭灯输入与锁存器 74LS279 的 Q1 相接，故抢答电路无显示（清除）；与此同时，在计时电路部分，减法计数器 74LS192 的预置数端为 0，将事先的预置数送入减法计数器中。当主持人按键弹起时，计数器开始计数工作，抢答开始。在没有人按键且抢答时间没到时，优先编码器/YEX 输出为 1，计数器 BO2 输出为 1，0,优先编码器和计数器都正常工作；当在规定时间有人按下抢答按键时，/YEX 输出为“0”，CTR=1，/ST=1，优先编码器停止工作，此后选手的抢答无效，电路将按键者的编号显示在 LED 上；word 文档 可自由编辑 同时，CTR=1，计数部分的计数脉冲=0，计数器停止工作，此时的倒计时时间记录并显示在 LED 上；/YEX 由 1 跳变到 0，74121 有状态 2，即/Q 输出暂态低电平，蜂鸣器连续发声报警，持续时间为=4.3 秒。如果在规定时间内无人抢答，BO2 由 1跳变到 0，74121 有状态 2，/Q 输出暂态低电平，蜂鸣器连续发声报警持续时间为=4.3 秒；ST=1，抢答电路停止工作，此后的抢答按键无效。word 文档 可自由编辑 第六章 结论 在写论文的这几个月以来，我学到了很多书上所学不到的，也体验到了许多以前未体会过的辛苦。总的来说，受益良多！自信可以说也是一种文化，在这样的文化里，只要敢于尝试，就永远不会输，只有那些不相信自己不去尝试的人，才是绝对的失败者，实践与理论相结合是培养学生基本知识和操作技能的一个重要环节，而基本知识和技能的形成则是学生通过观察、模仿、写论文来重复教师在课堂上所讲的知识来实现的。在本次论文中，感谢老师对我们的严格要求，使我们学到了很多实用的知识，增强我们的自信心，同时也使自己明白自己存在着很大的不足，认识到了自己的缺点。在以后的学习中，我会加强理论和实践的结合，不断完善自己，成为一个真正具有综合能力的人才。word 文档 可自由编辑 参考文献 1 刘守义，钟苏.数字电子技术.西安：西安电子科技大学出版社，2001 2 祝慧芳，黄洁，姚四改，数字电子技术基础.武汉：中国地质大学出版社，2001 3 曹汉房.脉冲与数字电路.武汉：华中理工大学出版社，1999 4 张惠敏.数字电子技术.北京：化学工业出版社，2001 word 文档 可自由编辑