微机原理与接口技术习题样本.doc

《微机原理与接口技术》习题
一、单项选取题
1、80486CPU进行算术和逻辑运算时，可解决信息长度为( D )。
A、32位 B、16位 C、8位 D、都可以
2、在下面关于微解决器论述中，错误是( C ) 。
A、微解决器是用超大规模集成电路制成具备运算和控制功能芯片
B、一台计算机CPU具有1个或各种微解决器
C、寄存器由具备特殊用途某些内存单元构成，是内存一某些
D、不同型号CPU也许具备不同机器指令
3、若用MB作为PC机主存容量计量单位，1MB等于( B )字节。
A、210个字节 B、220个字节 C、230个字节 D、240个字节
4、运算器在执行两个用补码表达整数加法时，判断其与否溢出规则为( D )。
A、两个整数相加，若最高位（符号位）有进位，则一定发生溢出
B、两个整数相加，若成果符号位为0，则一定发生溢出
C、两个整数相加，若成果符号位为1，则一定发生溢出
D、两个同号整数相加，若成果符号位与加数符号位相反，则一定发生溢出
5、运算器重要功能是( C )。
A、算术运算 B、逻辑运算 C、算术运算与逻辑运算 D、函数运算
6、指令ADD CX，55H[BP]源操作数寻址方式是(D )。
A、寄存器寻址 B、直接寻址 C、寄存器间接寻址 D、寄存器相对寻址
7、设(SS)=3300H，(SP)=1140H，在堆栈中压入5个字数据后，又弹出两个字数据，则(SP)=(A )
A、113AH B、114AH C、1144H D、1140H
8、若SI=0053H，BP=0054H，执行SUB SI，BP后，则( C)。
A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0 D、CF=1，OF=1
9、已知(BP)=0100H，(DS)=7000H，(SS)=8000H，(80100H)=24H，(80101H)=5AH，(70100H)=01H，(70101H)=02H，指令MOV BX，[BP]执行后，(BX)=(D ) 。
A、0102H B、0201H C、245AH D、5A24H
10、实模式下80486CPU对指令寻址由(A )决定。
A、CS，IP B、DS，IP C、SS，IP D、ES，IP
11、使用80486汇编语言伪操作指令定义：VAL DB 2 DUP(1，2，3 DUP(3)，2 DUP(1，0)) 则在VAL存储区内前十个字节单元数据是( D)。
A、1，2，3，3，2，1，0，1，2，3 B、1，2，3，3，3，3，2，1，0，1
C、2，1，2，3，3，2，1，0 D、1，2，3，3，3，1，0，1，0，1
12、下列四条指令都可用来使累加器清"0"，但其中不能清"进位"位是(C ) 。
A、XOR AL，AL B、AND AL，0 C、MOV AL，0 D、SUB AL，AL
13、若(AX)=96H，(BX)=65H，依次执行ADD AX，BX指令和DAA指令后，(AL)=(C )。
A、0FBH B、01H C、61H D、0BH
14、下列能使CF标志置1指令是(C ) 。
A、CMC B、CLC C、STC D、CLD
15、MOV AX，[BP+SI]隐含使用段寄存器是(D )。
A、CS B、DS C、ES D、SS
16、计算机工作中只读不写存储器是( B )。
A、DRAM B、ROM C、SRAM D、EEPROM
17、下面关于主存储器（也称为内存)论述中，不对的是( B )。
A、当前正在执行指令与数据都必要存储在主存储器内，否则解决器不能进行解决
B、存储器读、写操作，一次仅读出或写入一种字节
C、字节是主存储器中信息基本编址单位
D、从程序设计角度来看，cache（高速缓存）也是主存储器
18、CPU对存储器或I/O端口完毕一次读/写操作所需时间称为一种( B )周期。
A、指令 B、总线 C、时钟 D、读写
19、存取周期是指( D )。
A、存储器写入时间
B、存储器读出时间
C、存储器进行持续写操作容许最短时间间隔
D、存储器进行持续读/写操作容许最短时间3间隔
20、下面说法中，( C )是对的。
A、EPROM是不能改写
B、EPROM是可改写，因此也是一种读写存储器
C、EPROM是可改写，但它不能作为读写存储器
D、EPROM只能改写一次
21、主存和CPU之间增长高速缓存目是( A )。
A、解决CPU和主存间速度匹配问题 B、扩大主存容量
C、既扩大主存容量，又提高存取速度 D、增强CPU运算能力
22、采用虚拟存储器目是( C )。
A、提高主存速度 B、扩大外存容量
C、扩大内存寻址空间 D、提高外存速度
23、某数据段位于以70000起始存储区，若该段长度为64KB，其末地址是( C )。
A、70FFFH B、80000H C、7FFFFH D、8FFFFH
24、微机系统中存储器可分为四级，其中存储容量最大是( D )。
A、内存 B、内部寄存器 C、高速缓冲存储器 D、外存
25、下面说法中，( B )是对的。
A、指令周期等于机器周期 B、指令周期不不大于机器周期
C、指令周期不大于机器周期 D、指令周期是机器周期两倍
26、按与存储器关系，I/O端口编址方式分为（ C ）。
A、线性和非线性编址 B、集中与分散编址
C、统一和独立编址 D、重叠与非重叠编址
27、在中断传送方式下，主机与外部设备间数据传送通路是（ A ）。
A、数据总线DB B、专用数据通路 C、地址总线AB D、控制总线CB
28、状态信息是通过（ A ）总线进行传送。
A、数据 B、地址 C、控制 D、外部
29、下列总线中，属于局部总线是（ D ）。
A、ISA B、EISA C、MCA D、PCI
30、运用程序查询方式传送数据时，CPU必要读（ A ）以判断与否传送数据。
A、外设状态 B、DMA祈求信号 C、数据输入信息 D、外设中断祈求
31、CPU与外设间数据传送控制方式有( D )。
A、中断方式 B、DMA方式　　C、程序控制方式 D、以上三种都是
32、CPU与I∕O设备间传送信号有( D )。
A、数据信息 B、控制信息　　C、状态信息 D、以上三种都是
33、在中断方式下，外设数据输入到内存途径是( D )。
A、外设→数据总线→内存 B、外设→数据总线→CPU→内存
C、外设→CPU→DMAC→内存 D、外设→I∕O接口→CPU→内存
34、CPU响应中断祈求和响应DMA祈求本质区别是( D )。
A、中断响应靠软件实现 (B)速度慢 (C)控制简朴
D、响应中断时，CPU依然仍控制总线，而响应DMA祈求时，CPU要让出总线
35、将微解决器、内存储器及I/O接口连接起来总线是（ C ）。
A、片总线 B、外总线 C、系统总线 D、局部总线
36、在下列指令中，能使PC机CPU对I/O端口进行读写访问是（ C ）。
A、中断指令 B、串操作指令 C、输入输出指令 D、传送指令
37、下列几种芯片是PC机惯用芯片，它们之中可接管总线控制数据传送是（ D ）。
A、定期器/计数器芯片 B、串行接口芯片
C、并行接口芯片 D、DMA控制器芯片
38、下列几种芯片是PC机惯用I/O接口芯片，它们之中可接管总线控制数据传送是（ B ）
A、8253A B、8237A C、8259A D、8255A
39、在下列指令中,能使PC机CPU对I/O端口进行读写访问是（ C ）。
A、中断指令 B、串操作指令 C、输入/输出指令 D、传送指令
40、将微解决器、内存储及I/O接口连接起来总线是（ C ）。
A、片总线 B、外总线 C、系统总线 D、内部总线
41、支持无条件传送方式接口电路中，至少应包括( D )。
A、数据端口，控制端口 B、状态端口 C、控制端口 D、数据端口
42、CPU与慢速外设进行数据传送时，采用( B )方式可提高CPU效率。
A、查询 B、中断 C、DMA D、无条件传送
43、当采用( A )输入操作状况时，除非计算机等待，否则无法传送数据给计算机。
A、程序查询方式 B、中断方式 C、DMA方式 D、IOP解决机方式
44、微机中地址总线作用是( C )。
A、用于选取存储单元 B、用于选取进行信息传播设备
C、用于指定存储单元和I/O设备接口电路选取地址 D、用于拟定操作对象
45、计算机使用总线构造便于增减外设，同步( C )。
A、减少了信息传播量 B提高了信息传播量
C、减少了信息传播线条数 D、增长了信息传播线条数
46、若AL=3BH，AH=7DH，则AL和AH中内容相加后，标志CF、SF和OF状态分别是（ A ）
A、0、1、1 B、1、1、1 C、0、0、0 D、1、1、0
47、若AL=3BH，AH=7DH，则AL和AH中内容相减后，标志CF、AF和PF状态分别是（ B ）
A、0、0、1 B、1、1、1 C、0、1、0 D、1、0、0
48、下列关于指令指针寄存器说法中，哪一种是对的（ B ）。
A、IP存储当前正在执行指令在代码段中偏移地址
B、IP存储下一条将要执行指令在代码段中偏移地址
C、IP存储当前正在执行指令在存储器中物理地址
D、IP存储当前正在执行指令在存储器中段地址
49、最小模式时，当M/IO(-----)为低电平时，表达CPU正在对（ B ）进行访问。
A、存储器 B、I/O端口 C、外部存储器 D、EPROM
50、下面关于MN/MX(----------)论述对的是（ C ）
A、是工作模式选取信号，由CPU产生，为高电平时CPU工作在最小模式，为低电平时，CPU工作在最大模式
B、是工作模式选取信号，由CPU产生，为低电平时CPU工作在最小模式，为高电平时，CPU工作在最大模式
C、是工作模式选取信号，由外部输入，为低电平时CPU工作在最小模式，为高电平时，CPU工作在最大模式
D、是工作模式选取信号，由外部输入，为高电平时CPU工作在最小模式，为低电平时，CPU工作在最大模式
51、某CPU主频为250MHZ，则它时钟周期为（ D ）
A、250ns B、50ns C、40ns D、4ns
52、如果访问存储器时使用BP寻址，则默认段寄存器是（ D ）
A、CS B、ES C、DS D、SS
53、某单元在数据段中，已知DS=1000H，偏移地址为1200H，则它物理地址为（ B ）
A、10000H B、11200H C、12100H D、13000H
54、某系统中，已知SS=2360H，SP=0800H，若将20H个字节数据入栈，则SP内容为（ D ）
A、0780H B、0820H C、23E20H D、07E0H
55、某系统中，已知建立堆栈时SS=2360H，SP=0800H，通过一段时间后，SP内容变为0700H，则堆栈中有多少个字数据（ A ）
A、80H B、50H C、100 D、100H
56、在下列伪指令中定义字变量是( B)。
A、DD B、DW C、DQ D、DT
57、下列指令中，能使AL内容固定为偶数是( C)。
A、ADD AL，01 H B、OR AL，0FEH C、AND AL，0FEH D、XOR AL，0FEH
58、变化( C)寄存器值，可变化堆栈中栈顶元素位置。
A、BP B、IP C、SP D、BX
59、加减类运算指令对标志位状态( A)。
A、有影响 B、某些影响 C、无影响 D、任意
60、当AH=( C)时，执行INT 21H指令可在屏幕上显示一组字符。
A、01H B、02H C、09H D、0AH
61、已知VAR DW 1，2，$+2，5，6 若汇编时VAR分派偏移地址是和，则汇编后H单元内容是( D)。
A、6H B、14H C、5H D、16H
62、若某数据段位于存储区68000H～7FFFFH，则该数据段段基址是( D)。
A、68000H B、7FFFFH C、6000H D、6800H
63、SP作用是用来批示（ A）。
A、栈顶元素有效地址 B、下一条要执行指令地址
C、下一条要取指令地址 D、栈底元素有效地址
64、在数据传送指令执行过程中，不能直接与及时数进行传送是（B）。
A、通用寄存器 B、段寄存器 C、存储器 D、通用寄存器和存储器
65、转移类指令对标志位状态（ C）。
A、有影响 B、某些影响 C、无影响 D、随意
66、欲从存储单元取某操作数，可采用（ D）。
A、寄存器寻址、寄存器间接寻址 B、及时寻址、直接寻址
C、及时寻址、寄存器间接寻址 D、寄存器间接寻址、直接寻址
67、在指令MOV AX，0 执行后，CPU状态标志位ZF取值（ D）。
A、为0 B、为1 C、不拟定 D、不变化
68、已知AL=10010111H，BL=00010101H，执行ADD AL，BL指令后，OF、SF、CF、ZF标志状态为（ B）。
A)、1、0、1、1 B、1、1、0、0 C、0、0、1、1 D、0、1、0、1
69、下列指令中，错误是（ C）。
A、MOV BX，OFFSET BUF B、LEA SI，BUF
C、LEA DI，OFFSET BUF D、MOV BP，SEG BUF
70、输入/输出指令对标志位状态（ C）。
A、有影响 B、某些影响 C、无影响 D、任意
71、用3片8259A级联，最多可管理中断数是( B )。
A、24级 B、22级　 　C、23级 D、21级
72、CPU响应INTR和NMI中断时，相似必要条件是( A )。
A、当前指令执行结束 B、容许中断　　C、当前访问内存结束 D、总线空闲
73、普通，中断服务程序中一条STI指令目是( B )。
A、容许低一级中断产生 B、开放所有可屏蔽中断　
C、容许同级中断产生 D容许高一级中断产生
74、特殊屏蔽方式要解决重要问题是( C )。
A、屏蔽所有中断 B、设立最低优先级　　 C、开放低档中断 D、响应同级中断
75、对可编程接口芯片进行读/写操作必要条件是（ D ）.
A、RD=0 B、WR=0 C、RD=0或WR=0 D、CS=0
76、用两只中断控制器8259A级联后，CPU可屏蔽硬中断可扩大到（ D ）。
A、64级 B、32级 C、16级 D、15级
77、在PC机中，启动硬中断服务程序执行是（ B ）。
A、主程序中安排中断指令 B、中断控制器发出中断祈求信号
C、主程序中安排转移指令 D、主程序中安排调用指令
78、如果有各种中断祈求同步发生，系统将依照它们优先级高低，响应优先级最高中断祈求，若要调节响应顺序,则应使用（ C ）。
A、中断嵌套 B、中断响应 C、中断屏蔽 D、中断向量
79、当系统发生某个事件时，CPU暂停现行程序执行转去执行相应程序过程，称为（ B ）。
A、中断祈求 B、中断响应 C、中断嵌套 D、中断屏蔽
80、8086/8088CPU采用（ B ）方式，保证在有各种中断源中断系统中，拟定一种中断源并转入相应中断服务程序。
A、中断向量 B、向量中断 C、优先排队 D、并行工作
81、运算器由诸多部件构成，其核心某些是( B )。
A、数据总线 B、算术逻辑单元 C、累加器 D、多路开关
82、在普通微解决器中，( D )包括在CPU中。
A、内存 B、输入/输出单元 C、磁盘驱动器 D、算术逻辑单元
83、80486CPU标志寄存器中，OF标志表达运算成果( C )状况。
A、进/借位 B、符号 C、溢出 D、辅助进位
84、若某数据段位于存储区38000H～47FFFH，则该数据段段基址为（ D ）。
A、38000H B、47FFFH C、3000H D、3800H
85、程序设计中所使用地址是（ A ）。
A、逻辑地址 B、有效地址 C、物理地址 D、段基址
86、80X86执行程序时，对存储器进行访问时，物理地址可由（ B ）组合产生。
A、SS和IP B、CS和IP C、DS和IP D、CS和BP
87、某解决器与内存进行数据互换外部数据总线为32位，它属于（ C）。
A、8位解决器 B、16位解决器 C、32位解决器 D、64位解决器
88、在堆栈操作中，隐含使用通用寄存器是（ D ）。
A、AX B、BX C、SI D、SP
89、重要决定微机性能是（ A ）
A、CPU B、耗电量 C、质量 D、价格
90、十进制负数 –38八位二进制补码是（ B ）
A、01011011B B、11011010B C、11011011B D、01011010B
91、设AL=7FH，要使AL=80H，应使用下列哪一条指令( D )。
A、AND AL，80H B、OR AL，80H C、XOR AL，80H D、NOT AL
92、在执行十进制调节指令 DAA，DAS之前必要将成果存储于( C )中。
A、AX B、AH C、AL D、BL
93、下列指令执行后影响标志位是( C ) 。
A、MOV B、PUSH C、ADD D、XCHG
94、唯一能相应存储单元地址是( A )。
A、物理地址 B、端口地址 C、有效地址 D、逻辑地址
95、计算机能直接执行语言是( A )。
A、机器语言 B、汇编语言 C、高档语言 D、程序设计语言
96、需采用先进后出原则操作存储区是( D )。
A、寄存器组 B、地址缓冲器 C、数据寄存器 D、堆栈区
97、寄存器SP用于对( B )操作。
A、空闲单元 B、堆栈单元 C、数据单元 D、指令单元
98、若(BX)=1000H，(DS)=H，(21000H)=12H，(21001H)=34H，执行LEA SI，[BX]指令后，SI寄存器内容是( C )。
A、1234H B、3412H C、1000H D、0010H
99、若(AL)=80H，执行 NEG AL指令后，CF和OF标志位状态分别为( C )。
A、0和0 B、0和1 C、1和0 D、1和1
100、若要完毕（AX）*7/2运算，则在下列四条指令之后添加( C )指令。 MOV BX，AX ;MOV CL，3 ;SAL AX，CL ;SUB AX，BX( ) 。
A、ROR AX，1 B、SAL AX，1 C、SAR AX，1 D、DIV AX，2
101、计算机主内存有3K字节，则内存地址寄存器需( C )位就足够。
A、10 B、11 C、12 D、13
102、若256KBSRAM具备8条数据线，那么它具备( B )地址线。
A、10 B、18 C、20 D、32
103、可以直接存取1M字节内存微解决器，其地址线需( C )条。
A、8 B、16 C、20 D、24
104、规格为4096×8存储芯片4片，构成存储体容量为( C )。
A、4KB B、8KB C、16KB D、32KB
105、一种有16字数据区，其起始地址为70A0：DDF6H，则该数据区末字单元物理地址为（ B ）。
A、14E96H B、7E814H C、7E7F6H D、7E816H
106、某微型计算机可直接寻址64M字节内存空间，其CPU地址总线至少应有( D )条。
A、20 B、30 C、16 D、26
107、对于地址总线为32位微解决器来说，其直接寻址范畴可达（ D ）。
A、64MB B、256MB C、512MB D、4GB
108、普通高速缓存是由迅速( A )构成。
A、SRAM B、DRAM C、EEPROM D、Flash
109、CPU在执行指令过程中，每完毕一次对存储器或I/O端口访问过程，称为（ B ）。
A、时钟周期 B、总线周期 C、总线读周期 D、总线写周期
110、某CPU有32条地址线，与之相连一种I/O芯片口地址为210H～21FH，则该I/O芯片片选信号至少应由（ D ）条地址线译码后产生。
A、16 B、10 C、4 D、6
111、设某一种单元物理地址是54321H，则对的逻辑地址表达为（ C ）
A、4321H：50000H B、54320H：1H C、5430H：0021H D、5432H：00001H
112、如果一种程序在执行前CS=1000H，IP=H，该程序起始地址是（ B ）
A、3000H B、1H C、21000H D、1000H
113、如果一种堆栈从地址1250H：0100H开始，SP=0050，则SS段地址是（ B ）
A、12600H B、1260H C、1265H D、125BH
114、若已知[X]补=11101011B，[Y]补=01001010B，则[X – Y ]补=（ A ）
A、10100001B B、11011111B C、10100000B D、溢出
115、下列描述对的是（ B ）。
A、汇编语言仅由指令性语句构成
B、汇编语言涉及指令性语句和伪指令语句
C、指令性语句和伪指令语句格式是完全相似
D、指令性语句和伪指令语句需经汇编程序翻译成机器代码后才干执行
116、下列指令中不属于逻辑运算指令是（ B）。
A、XOR B、CWD C、NOT D、OR
117、假定DX=10111001B，CL=3，CF=1，则执行指令SHL DX，CL后，DX值为（ D）。
A、005CH B、0017H C、1700H D、05C8H
118、下列指令中不会变化指令指针寄存器内容是（ A）。
A、MOV B、JMP C、CALL D、RET
119、伪指令ENDP告诉汇编程序（ B）。
A、宏定义结束 B、过程定义结束
C、段定义结束 D、过程运营结束
120、运用DOS系统功能调用9号（AH=9）功能，显示一种字符串，其入口参数应为（ A）。
A、DS：DX=字符串首地址 B、DS：DX=字符串末地址
C、CS：DX=字符串首地址 D、CS：DX=字符串末地址
121、PC机中，拟定硬中断服务程序入口地址是（ C ）。
A、主程序中调用指令 B、主程序中转移指令
C、中断控制器发出类型码 D、中断控制器中中断服务寄存器
122、8086/8088 CPU引脚中，接有硬中断信号引脚有（ C ）。
A、15个 B、8个 C、2个 D、1个
123、设8259A当前最高优先级为IR5，如果要使该中断在下一循环中变为最低优先级，则OCW2应设为( C )。　
A、11100000 B、10100101　　C、10100000 D、01100101
124、欲读取8259AIMR内容，可( D )。
A、先向8259A写入OCW3。然后读8259A奇地址 B、直接读8259A偶地址
C、先向8259A写入OCW3。然后读8259A偶地址 D、直接读8259A奇地址
125、80486CPU响应中断时，自动压入堆栈信息是( D )。
A、AX，BX，CX，DX内容 B、AX，CX内容
C、CS，IP，SP内容 D、CS，IP，标志寄存器内容
126、实模式下，80486管理内存空间中，地址为
00000H～003FFH中存储着( D )
A、顾客程序代码 B、BIOS代码 C、DOS系统代码 D、中断向量表
127、设某中断服务程序在中断向量表地址为:0:70H，则该中断中断类型码应是( D )。
A、35H B、18H C、1BH D、1CH
128、下列引起CPU程序中断四种状况中，( C )需要由硬件提供中断类型码。
A、INTO B、NMI C、INT R D、INT n
129、实模式下，对于80486微机系统，其中断类型码为18H中断向量从内存中物理地址为( D )开始存储，共占( )个字节。
A、00072H，4 B、00048H，2 C、00030H，2 D、00060H，4
130、若8259工作在自动循环方式下，当前IR3上中断祈求已执行并返回，则8个中断源中优先级最高是( A )。
A、IR4 B、IR2 C、IR3 D、IR0
131、8259A应用中，需对IR5，IR3进行屏蔽，操作命令字OCW1应写入( B )。
A、D7H B、28H C、53H D、35H
132、中断向量可以提供( C )。
A、被选中设备起始地址 B、传送数据起始地址
C、中断服务程序入口地址 D、主程序断点地址
133、非屏蔽中断中断类型号是( B )。
A、1 B、2 C、3 D、4
134、普通状况下，一种外中断服务程序第一条指令是STI，其目是( C )。
A、开放所有屏蔽中断 B、容许低一级中断产生
C、容许高一级中断产生 D、容许同一级中断产生
135、执行返回指令，退出中断服务程序，这时返回地址来自( C )。
A、ROM区 B、程序计数器 C、堆栈区 D、CPU暂存寄存器
136、实模式下，NMI中断中断矢量在中断矢量表中位置是( C )。
A、由DOS自动分派 B、由程序指定
C、固定在已0008H开始2个字单元中 D、固定在中断矢量表表首
137、4片8259级联工作，可管理外部中断源级数为( D )。
A、4 B、32 C、28 D、29
138、PC机中为使工作于普通全嵌套方式8259中断控制器能接受下一种中断祈求，在中断服务程序结束处应( C )。
A、执行IRET指令 B、执行POP指令 C、发送EOI命令 D、发送OCW3命令
139、80486CPU工作在实模式下执行指令INT 30H时，中断服务程序入口地址存储在以( C )开始两个字节单元中。
A、00120H B、00090H C、000C0H D、00060H
140、下列说法中，错误是( C )。
A、8259A自动EOI方式只合用于不浮现多重中断场合。
B、8259A初始化结束后，在写入OCW2之前，它按完全嵌套方式工作。
C、在PC/XT下不能扩展新8259A。
D、8259A8个中断源中断向量在中断向量表中是持续存储。
141、微机中控制总线提供( D )。
A、来自I/O设备和存储器响应信号 B、所有存储器和I/O设备时序信号和控制信号
C、存储器和I/O设备地址码 D、上述(B)(A)
142、占用CPU时间最长数据传送方式是( C )。
A、DMA B、中断 C、查询 D、无条件
143、在微型计算机中将各个重要构成部件连接起来，构成一种可扩充基本系统总线称之为( D )。
A、外部总线 B、内部总线 C、局部总线 D、系统总线
144、现行PC机中，I/O口惯用I/O地址范畴是( D )。
A、0000H～FFFFH B、0000H～7FFFH C、0000H～3FFFH D、0000H～03FFH
145、PC机执行输出指令OUT时，向相应I/O接口芯片产生有效控制信号是( C )。
A、AEN B、IOR C、IOW D、ALE
146、当M/IO=0， W/R=0时，80486CPU完毕操作为( B )。
A、存储器读 B、I/O读 C、存储器写 D、I/O写
147、以80486CPU构成PC机，其系统总线至少应采用（ C ）。
A、EISA总线 B、S—100总线 C、ISA总线 D、PC/XT总线
148、普通一种外设状态信息在状态端口内占有（ A ）位。
A、1 B、2 C、4 D、8
149、按与存储器关系，I/O端口编址方式分为（ C ）。
A、线性和非线性编址 B、集中与分散编址
C、统一和独立编址 D、重叠与非重叠编址
150、在中断传送方式下，主机与外部设备间数据传送通路是（ A ）。
A、数据总线DB B、专用数据通路 C、地址总线AB D、控制总线CB
151、状态信息是通过（ A ）总线进行传送。
A、数据 B、地址 C、控制 D、外部
152、下列总线中，属于局部总线是（ D ）。
A、ISA B、EISA C、MCA D、PCI
153、运用程序查询方式传送数据时，CPU必要读（ A ）以判断与否传送数据。
A、外设状态 B、DMA祈求信号 C、数据输入信息 D、外设中断祈求
154、若8259A工作在自动循环方式下，当前IR1上中断祈求已执行并返回，则8个中断源中优先级最高是（ A ）。
A、IR2 B、IR0 C、IR7 D、IR5
155、要屏蔽某外部中断，可通过变化8259A（ B ）内容实现。
A、IRR B、IMR C、ISR D、PR
156、欲读取8259AIRR内容，必要先写（ D ）命令字。
A、ICW1 B、OCW2 C、ICW2 D、OCW3
157、80X86系统中硬件中断服务程序入口地址可由（ C ）得到。
A、主程序中调用指令 B、主程序中转移指令
158、80486CPU有（ C ）引脚可接受外部中断祈求信号。
A、15个 B、8个 C、2个 D、1个
159、中断控制器8259A采用级连方式时最多可管理（ A ）中断源。
A、64个 B、32个 C、16个 D、15个
160、在下列各种中断中，需由外部电路提供中断类型号是（ D ）。
A、INTO B、INT n C、NMI D、INTR
161、台微型计算机型号是奔四800，则其中800含义是（ D ）
A、CPU中有800个寄存器 B、CPU中有800个运算器
C、该微机内存为800MB D、时钟频率为800MHZ
162、算机内部，一切信息存取，解决和传送都是以（ D ）形式进行。
A、EBCDIC码 B、ASCII码 C、十六进制编码 D、二进制编码
163、位PC机中整数有效范畴是（ D ）
A、- 32768―32767 B、- 32767―32767
C、0―65535 D、- 32768―32767或0―65535
164、 C ）表达中，二