集成电路计算机辅助设计专业课程设计.doc

集成电路计算机辅助设计课程设计

四位加法器电路设计及版图实现

专 业 ： 电子科学和技术
班 级 ： 32050902
学 号 ：
姓 名 ： 王康
指导老师 ： 邱彦章
日 期 ： 6月下旬

前 言

微电子技术、电子技术和计算机技术在相互渗透、相互支撑和相互促进紧密关系中，均得到飞速发展。现代信息社会支柱—计算机和通信，其关键硬件设备就是集成电路。已集成电路发展为标志微电子技术无处不在，已成为现代信息社会基础。20实际历史证实，集成电路产业是人类历史上发展最快产业，而IC产业实际上已出现独立设计业、设计软件业、制造业和封装业、测试业。社会需求直接推进IC设计业发展，而成功IC设计又取决于优异设计工具和科学设计方法。
集成电路发展、自从1959年世界上第一块集成电路诞生以来，集成电技术以惊人速度发展。第一块集成电路上只有四个晶体管，而现在集成电路已经能够在一个芯片上集成几千万只晶体管，甚至上亿只晶体管。从上世纪80年代开始，IC制造特征尺寸由3um缩小至0.09um，大约每五年缩小一倍。
伴随特征尺寸减小，IC速度、功耗、性能等多种性能全部得到了很大提升，价格却快速下降。社会需求不停推进集成电路产业发展，在IC设计方面，从晶体管集成发展，进而发展到IP核集成，在单个芯片上实现整个系统功效，即IC设计已发展到片上系统SOC阶段。SOC中能够包含数字IC模拟IC射频IC和传感器，能实现很复杂系统功效。
目录

第一部分 题目要求.................................................4
第二部分 电路设计....................................... .........6
第一节 集成电路版图设计原理................... ......6
第二节 集成电路中元件.............................. ...6
第三节 集成电路制作步骤..................... ........8
第四节 S-seit编辑四位连波进位加法器....... ....9
第三部分 电路仿真...............................................12
第一节 生成spice文件......................................12
第二节 仿真分析（瞬态、直流、）..................13
第四部分 版图设计...............................................15
第一节 一位全加器版图设计............................15
第二节 四位加法器版图设计............................16
第五部分 结论........................................................ ...17
第六部分 心得体会........................................... ...18

附：
鸣谢............................................................................................19
参考文件..................................................................................20

第一部分 题目要求
题目 四位加法器电路设计及版图实现
摘要：
集成电路是电子电路，但她又不一样于通常电子电路，它把成千上万电子元件包含MOS晶体管，电阻RES，电容CPA甚至电感集成在微小
芯片上，正是这种奇妙设计和制造方法使它成为人类社会进步发明了空前奇迹，而使这种奇迹成为现实正是集成电路版图设计。
集成电路版图和集成电路概念是一同诞生，能够说没有版图就没有集成电路。集成电路版图实际是实现集成电路制造所必不可少设计步骤，它不仅关系到集成电路功效是否正确，而且也会极大程度地影响电路性能成本功耗。多年来快速发展计算机通讯嵌入式或便携设备中集成电路高性能低功耗运行全部离不开集成电路版图精心设计，现代集成电路中发展起来全定制和ASIC实际、单元库、IP库建立，和系统芯片设计概念和方法学也无一不和集成电路版图设计亲密相关。
题目要求
设计一个四位连波进位加法器单元电路。完成电路原理图设计，仿真，和版图设计。要求尽可能满足下列要求。
Process
0.35um P-sub CMOS Process OR MCNC 1.25um CMOS Process
VDD
5V
Temperature
-25~80
VSS
0V
power consumption
I(total)<1uA)
Input
A0~A3，B0~B3
output
S0~S3，Cout
process corner
TT、SS、FF、SF、FS

（1）给出满足题目要求电路图
（2）给出MOS管尺寸
（3）利用Hspice或T-spice对电路进行仿真，仿真内容包含：直流特征、瞬态特征、温度特征、功耗等。
（4）利用L-EDIT完成电路版图设计，设计规则使用SMIC0.35um CMOS工艺规则或L-EDIT默认规则，要求电路布局合理、面积尽可能做小。
关键词
集成电路版图 NMOS PMOS poly metal1 Metal2 全加器
四位加法器

第二部分 电路设计

第一节 集成电路版图设计原理
受到IC制造工艺极限条件和具体工艺要求限制，IC版图设计在移交制造厂家之前，必需进行一系列版图验证。版图验证关键包含以下多个步骤：
（1） DRC，对IC版图做几何空间检验，以确保线路能被特定加工工艺实现；（2）ERC，检验电源和地短路，器件、节点悬空和节点间短路等错误。（3）LVS，将版图和电路原理图作对比，以检验电路连接。（4）LPE，从版图数据库提取电气参数，并用spice网表表示电路。
验证步骤，首先是几何规则DRC验证，再是电气规则ERC验证，最终是版图和电路图一致性验证LVS。

第二节 集成电路中元件
（一） MOS晶体管
MOS晶体管是集成电路中最近本有源元件，在CMOS工艺中，又PMOS和NMOS两种，可用作跨到原件，开关，有源电阻，mos电容等。而在物理版图中，只要一条多晶硅跨国有冤屈就形成一个MOS晶体管，将其DGSB四段用一线引出即可和电路中其它元件连接。

图 NMOS

PMOS

（二） 集成电阻和集成电容
MOS集成电路是以MOS晶体管为关键元件组成电路，和这些晶体管连接起来连线，另外，集成电阻电容和计生三极管二极管等也是MOS集成电路中关键元件。电阻式最基础无源元件之一，是输入输出静态保护电路，是模拟电路必不可少原件。在版图中，包含到最多电阻就是多晶硅电阻。多晶硅电阻在场区上，加二外高祖blocking层，时期方块电阻变大，可制作阻值很大电阻。其次包含最多就是电容MOS电容，它结构和MOS晶体管一样，是一个感应沟道电容，当栅上加电压形成沟道时电容存在。一极是栅，另一极是沟道，沟道这一极由S(D)端引出。电容大小取决于面积氧化层厚度及介电常数。同时它也是非线性电容，适适用于电源滤波。
（三） 衬底双极晶体管和二极管
衬底双极晶体管是电路中有源元件之一，对于N阱CMOS工艺，就可实现PNP BJT。它还可用于电压基准点路。其又3大特点，集电极电压受到限制，须接地；汲取宽度没有很好控制，电流增益差异大；结构上两个关键参数是汲取宽度和BE结面积。
二极管也是有源元件之一，对于N阱CMOS工艺，有PSD/NWELL和NSD/P-epi两种diode，关键用于ESD保护电路。她和BJT一样有三大特点：存在几声PNP BJT问题，电流轻易漏到衬底，BJTbeta范围可从0.1到10；有较大串联电阻；结构上关键参数就是结面积。

第三节 集成电路制作步骤
Tanner tool 设计集成电路步骤.
Tanner tools pro 是一套集成电路设计软件，包含s-edit,t-spice,w-edit,l-edit和LVS，个软件关键功效整理以下。
软件
功效
s-edit
编辑电路图
t-spice
电路分析和模拟
w-edit
显示t-spice模拟结果
l-edit
编辑布局图、自动配置和绕线、实际规则检验、截面观察。电路转化
LVS
电路图和布局图结果对比

将要设计电路先以s-edit编辑出电路图，再将该电路图输出成spice文件。接着利用t-spice将该电路模拟并输出成spice文件，假如模拟结果有误，再回s-edit检验电路图，假如无误，则以l-edit进行布局图设计。用l-edit进行布局图设计后要以DRC功效做设计规则检验，若违反设计规则，再将布局图进行修改直到设计规则检验无误。验证过布局图，转化为spice文件，再利用t-spice模拟，若有错误，再回到l-edit修改布局图，最终利用LVS将电路图输出spice文件和布局图转化spice文件对比，弱对比结果不相同，则返回修改l-edit或s-edit图。直到验证无误，将l-edit设计好布局图输出成GDSll文件类型，交由工厂去制作半导体制作过程中光罩。

第四节 S-seit编辑四位连波进位加法器

四位加法器输入端和输出端，
输入
输出
数据输入A3，A2，A1，A0
和S3,S2,S1,S0
数据输入B3，B2，B1，B0
进位输出Cout
四位加法器关系式：{Cout，S}=A+B。
先编辑一个一位全加器电路图和其符号图。以下

一位全加器电路

一位全加器符号

然后在做四位加法器时候调用一位全加器电路进行级联做成四位加法器电路图，并编辑出其符号图。以下电路图

以下符号图

第三部分：电路仿真

第一节 生成spice文件
spice文件以下

第二节 仿真分析（瞬态、直流、温度、功耗）

瞬态分析

直流分析

温度分析

功耗分析
Power Results
vvdd from time 1e-009 to 1e-006
Average power consumed -> 3.092471e-004 watts
Max power 6.658623e-002 at time 1.01828e-007
Min power 2.434706e-006 at time 1.87442e-007

第四部分：版图设计

第一节 一位全加器版图设计

用tanner l—edit软件进行一位加法器版图设计，和DRC规则验证并生成spc文件进行仿真。

一位全加器，版图以下

第二节 四位加法器版图设计

将上面设计好一位全加器根据电路连接要求进行级联，成为四位连波进位加法器，并进行规则检验。
四位加法器版图以下

四位加法器版图局部放大

第五部分 结论

根据课设要求，成功完成一个四位连波进位加法器单元电路设计。四位连波进位加法器是由四个一位全加器逐层相连而成，所以开始先设计一个一位全加器单元电路，进而在设计四位加法器时调用一位全加器进行电路设计，方便快捷。用L-edit软件编辑四位全加器电路也是在一位全加器基础上搭建，并进行了DRC规则检验正确无误。

第六部分 心得体会

经过此次试验我对集成电路版图设计有了全方面认识，设计软件使用愈加熟悉，相关规则愈加明确，能够独立完成简单电路版图设计和规则检验，不过同时在试验过程中也碰到很多问题，比如版图设计时原件布局，版图各层大小尺寸和间距，连线和原件之间距离，连线交叉时处理方法，尤其是不一样连线之间连接等问题，困扰了我一段时间，使得设计进度有所减慢，但经过不停探索和同学间共同探讨，以上问题全部得以处理，并在要求时间内，顺利完成了版图设计。
因为自己经过努力认真，成功完成一个电路版图设计工作，看到最终成功作品，有结果有收获，心情十分愉悦，有一个工程师般感觉。
同时让我对以后学习工作方面事情有了愈加清楚认识，也为立即结束大学生活和就要到来工作做下了一定铺垫，同时深深认识到集成电路版图设计需要十分细心耐心和热心，即使是一位全加器全部如此复杂更不用说其它更大规模集成电路复杂程度，所以这份工作应该付出非比平常细心。

鸣 谢

此次课程设计在设计过程中得到肖剑、邱彦章老师细心指导，并为我们指点迷津，帮助我开拓研究思绪，精心点拨、热忱激励，一丝不苟作风，严谨求实态度，踏扎实实精神令人感动，同时还教会了我很多事情比如以后学习、工作和科研方面应该怎样去做。感谢她们，即使仅2个星期，却给以终生受益无穷之道。我对老师感激之情是无法用言语表示。
同时感谢周围同学帮助指导，让我能愈加顺利地完成课设，我要向诸位老师及同学深深地鞠上一躬。谢谢！

参考文件

1、 大规模集成电路 陈贵灿 张瑞智著 高等教育出版社
2、 Tanner Pro集成电路设计和布局实践指导 廖裕评 陆瑞强著 科学出版社
3、 集成电路掩模设计—基础版图设计 Christopher Saint /Judy Saint著 周润德译 清华大学出版社

评 语

评阅人：
日期：