2023年电大计算机组成原理考试题库.docx

　1．什么是计算机系统的层次结构？
通常，把一个计算机硬、软件系统的完整内容划分为6个层次。分层可以更精确地理解、说明每一个层次的功能和运营机制，表白各层次之间互相依存、彼此支持的关系。下一层是实现上一层的基础，上一层是对下一层的功能扩展。
　　① 数字电路与逻辑设计是实现计算机硬件的基础，处在最底层；
　　② 由5个部件组成的计算机硬件系统构成微体系结构层，接在数字逻辑层上面；
　　③ 硬件系统实现了所有指令系统的运营功能，提供了设计软件的能力，处在硬件系统的顶层和软件系统的底层；
　　④ 最底层的软件是操作系统，提供了管理和运营计算机系统的能力；
　　⑤ 在此基础上设计的汇编语言，提供了设计程序的功能较弱的基本工具；
　　⑥ 再往上实现了功能更强的高级语言，设计各种程序更容易，使用计算机更方便。
2．什么是计算机系统中的硬件系统和软件系统？
　　计算机硬件系统是一种高度复杂的、由多种电子线路、精密机械装置等构成的、能自动并且高速地完毕数据解决、计算的装置或者工 具。硬件系统由运算器部件、控制器部件、存储器部件、输入设备和输出设备5个大的功能部件组成，见图1.2。其中运算器和控制器共同构成了大家熟知的 CPU，各部件间通过总线连接。显然，这些部件中运算器用于完毕对数据暂存、运算解决功能；控制器向各个部件、设备提供协调运营所需要的控制信号；存储器 用于完毕对数据存储功能；输入设备和输出设备分别用于完毕对原始数据输入功能和对运算结果输出功能。
　　图1.2 计算机硬件系统的组成示意图
　　计算机软件系统是由完毕计算机资源管理、方便用户使用的系统软件（厂家提供），和完毕用户对数据的预期解决功能（用户设计，自己使用）的程序这样两大部分构成的。基本系统软件重要由3个部分组成：
　　（1）分担计算机系统中的资源管理与分派，也向使用者和程序设计人员提供简朴、方便、高效服务的操作系统；
　　（2）支持用户按照计算机最基本功能（指令）设计程序的汇编语言；
　　（3）支持用户按照解题算法设计程序的高级语言。
　　在一个完整的计算机系统中，软件系统是建立在硬件系统层次之上的部分，它的存在以已有硬件系统为前提，并且必须在已有硬件上才干运营。
　　硬件系统也必须在软件系统的调度指挥下才干发挥出应有的运营效率，体现出它的使用价值。
　　指令系统是设立在硬件系统和软件系统之间的结合点和纽带，硬件系统实现每一条指令的功能，所有软件系统都是由指令序列组成的程序。
　2．在16位定点原码整数中，什么是能表达的最大正数，最小正数，最大负数和最小负数的机器数形式？相应的十进制数的数值范围是什么？
　　答：
　　最大正数：0111 1111 1111 1111
　　最小正数：0000 0000 0000 0001
　　最大负数：1000 0000 0000 0001
　　最小负数：1111 1111 1111 1111
　　数值表达范围：
　　3．数制转换（二进制需要小数点后保存8位）：
　　（1）将十进制数（0.71）10分别转换成二进制数、十六进制数和BCD码；
　　（2）将十六进制数（1AB）16转换为二进制数和十进制数。
　　答：（0.71）10＝（0.01110001）BCD＝（0.10110101）2＝（0.B5）16
　　（1AB）16＝（）2＝（427）10
　　4．定点小数中，原码表达有哪些优缺陷？
　　答：优点：在数的真值和它的原码表达之间的相应关系简朴，互相转换容易，用原码实现乘除运算的规则简朴。
　　缺陷：用原码实现加减运算很不方便，既要比较参与加减运算两个数的确良符号，比较两个数的绝对值的大小，还要拟定运算结果的对的的符号等。
　　5．若将浮点数的阶码用移码、尾数用原码来表达，它有哪些优点？
　　答：尾数的符号位在浮点数表达的最高位，比较两个数的大小时，符号非常重要，正数一定大于负数。阶码的位置在机器表达中，处在符号位和尾数之间，阶码大的，其移码形式的机器数也大，便于比较浮点数的大小。
　　移码的最小值是各位均为0，它被用来表达机器0，即当阶码的值小于或等于移码所能表达的最小值时，认为浮点数的值为0。此时的机器0的阶码和尾数均为0的形式，给硬件的判0带来很大的方便。
　　6．海明码是如何实现检错的？
　　答：海明码是对多个数据位使用多个校验位的一种检错纠错编码方案。对每个校验位采用偶校验技术计算校验位的值，通过把每个数据位分派到几个 不同的校验位的计算中去，若任何一个数据位犯错，必将引起相关的几个校验位的值发生变化。通过检查这些检查位取值的不同情况，不仅可以判断是否犯错，还能 发现是哪一位犯错并能恢复该犯错位的对的值。
　　7．已知X＝0.1101，Y＝－0.0111，求[X]原、[Y]原、[X]原、[Y]原、[X+Y]补。
　　答：[X]原=01101，[Y]原=10111，[X]补=01101，[Y]补=11001
　　[X+Y]补=00110
2．什么是MIPS计算机系统的运算器？
　　答：MIPS计算机是上个世纪八十年代中期推出的典型RISC结构、非常成功的系统，国内外许多教材都把MIPS的指令系统和实现技术选为教学内容。
　　下图是MIPS计算机的运算器部件的内部组成。由图可见，它重要涉及两个重要部分，一个是由128个寄存器组成的寄存器堆，另一个是执行数 据运算的ALU。这个运算器被用于多周期CPU系统（对不同类型的指令选用不同的周期数）时，ALU既用于计算数据，又用于计算数据和指令在存储器中的地 址，故还需要向ALU提供计算指令地址的相关信息。

　　寄存器堆REGs 由 4组各32个寄存器组成，有3个控制端口(5位)提供寄存器编号，其中的 2个(rs、rt) 用于读，读出的数据将保存到寄存器 A和B 。1个(rd) 用于写，写入的数据由DI引脚提供，可以是寄存器C 或从内存读出的内容，寄存器B的内容可以写到内存。
　　算逻运算单元ALU 能完毕加、减、与、或、异或等运算，用ALU-func 信号选择，一路运算数据涉及寄存器A和程序计数器PC 2个来源，用A-sel选择，另一路涉及寄存器B、常数4、两个立即数Immed-1和Immed-2（两个立即数来自指令寄存器IR并通过扩展得到）4 个来源，用B-sel选择，产生运算结果R (送到PC) 或保存到结果寄存器C，还产生结果为0 的标志位信息 Z。ALU完毕数据运算，数据、指令在内存中的地址计算这三种操作。
　　3．MIPS的运算器中ALU的三种操作功能是如何实现的？
　　答：数据运算、数据和指令在内存中的地址计算是ALU的三种基本操作功能。
　　（1）数据运算（rs+rt→rd）：3个寄存器的编号(rs、rt、rd)由指令寄存器提供。需要3步完毕：
　　第1步用rs 和 rt 选择并读出两个寄存器的内容，分别保存到寄存器A和B；
　　第2步选择A和B作为运算数据，控制ALU执行加法运算，结果存寄存器C；
　　第3步把结果C中内容送到DI端，用rd选择寄存器，写结果到寄存器堆。
　　（2）数据在内存中的地址计算（pc+Immed_2 →pc）：1步完毕：
　　选择pc和Immed_2 作为运算数据，控制ALU执行加法运算，把计算结果R送pc输入端并控制pc完毕写入操作。
　　（3）指令在内存中的地址计算（rs + Immed_1→c）：2步完毕计算内存地址：
　　第1步用rs 选择并读出寄存器的内容并保存到寄存器A；
　　第2步ALU实现A+Immed_1 送寄存器C 。
　　4．简述计算机运算器部件的重要功能。
　　答：运算器部件是计算机五大功能部件中的数据加工部件。运算器的首要功能是完毕对数据的算术和逻辑运算，由其内部的ALU承担。运算器的第二项功能是暂存将参与运算的数据和中间结果，由其内部的一组寄存器承担。此外，运算器通常还作为解决机内部传送数据的重要通路。
　　5．简述浮点数的阶码用移码、尾数用原码表达的优点。
　　答：尾数的符号位在浮点数表达的最高位，比较两个数的大小时，符号非常重要，正数一定大于负数。阶码的位置在机器表达中，处在符号位和尾数之间，阶码大的，其移码形式的机器数也大，便于比较浮点数的大小。
　　移码的最小值是各位均为0，它被用来表达机器0，即当阶码的值小于或等于移码所能表达的最小值时，认为浮点数的值为0。此时的机器0的阶码和尾数均为0的形式，给硬件的判0带来很大的方便。
　　6．运算器中使用多累加器有什么好处？
　　答：运算器中使用多累加器有助于减少运算器执行运算过程中访问内存储器的次数，即可以把一些中间结果暂存在累加器中，有助于提高计算机的运营效率。
2．按指令所完毕的功能进行分类，一般可以分为哪几类？
　　答：
　　（1）算术与逻辑运算指令这是每台计算机都必须具有的指令，它通常用于在计算机的运算器部件中完毕对一或两个数据的算术运算或逻辑运算功能。
　　（2）移位操作类指令涉及算术移位、逻辑移位、循环移位三种，用于把指定的一个操作数左移或右移一（多）位。
　　（3）数据传送类指令用于实现通用寄存器之间、通用寄存器与内存储器存储单元之间、内存储器不同存储单元之间、寄通用存器与外围设备（接口）之间（有些场合也可以单独划分为输入/输出指令）的数据传送功能。
　　（4）转移类指令、子程序调用与返回指令用于解决变动程序中指令执行顺序的需求。
　　（5）特权指令指仅用于操作系统或其它系统软件的指令，为保证系统与数据安全起见，这一类指令不提供应用户使用。
　　（6）其它指令如动态停机指令、空操作指令、置条件码指令、开中断指令、关中断指令、堆栈操作指令等，用于完毕某些特定的解决功能。
　　3．计算机指令中要用到的操作数一般可以来自哪些部件？
　　答：一般来自三个方面：
　　第一个来源（或去处），可以是CPU内部的通用寄存器，此时应在指令字中给出用到的寄存器编号（寄存器名）。通用寄存器的数量一般为几个、十几个，故在指令字中须为其分派2、3、4、5或更多一点的位数来表达一个寄存器。
　　第二的来源（或去处），可以是外围设备（接口）中的一个寄存器，通常用设备编号、或设备入出端口地址、或设备映像地址（与内存储器地址统一编址的一个设备地址编号）来表达。
　　第三个来源（或去处），可以是内存储器的一个存储单元，此时应在指令字中给出该存储单元的地址。
　　4．什么是指令字长和指令格式？
　　答：指令字长：通常与计算机字长一致，但可以更短或更长。
　　指令格式：指令字中涉及操作码字段和操作数地址字段两部分。
　　操作码用于指明指令的运算和操作功能，不同指令的操作码要有唯一性，其位数取决于指令条数和设计规定，有定长和变长2种实现方案。
　　操作数地址字段用于给出被操作信息（指令或数据）的地址信息，涉及参与运算的一个或多个操作数所在的地址，运算结果的保存地址，程序的转移地 址,被调用的子程序的入口地址等。设计这一部分需要了解指令中用到的操作数的个数，也许的来源与去向，存放数据的介质的读写原理与过程等，要合理考虑，要 适当折中与平衡。
　　5．计算机的微程序控制器和组合逻辑控制器（硬连线）在组成和运营原理上有何相同和不同之处？它们各有哪些优缺陷？
　　答：微程序的控制器和组合逻辑的控制器是计算机中两种不同类型的控制器。
　　共同点：①基本功能都是提供计算机各个部件协同运营所需要的控制信号；②组成部分都有程序计数器PC，指令寄存器IR；③都提成几个执行环节完毕每一条指令的具体功能。
　　不同点：重要表现在解决指令执行环节的办法，提供控制信号的方案不同样。微程序的控制器是通过微指令地址的衔接区分指令执行环节，应提供的控制 信号从控制存储器中读出，并通过一个微指令寄存器送到被控制部件。组合逻辑控制器是用节拍发生器指明指令执行环节，用组合逻辑电路直接给出应提供的控制信 号。
　　微程序的控制器的优点是设计与实现简朴些，易用于实现系列计算机产品的控制器，理论上可实现动态微程序设计，缺陷是运营速度要慢一些。
　　组合逻辑控制器的优点是运营速度明显地快，缺陷是设计与实现复杂些，但随着EDA工具的成熟，该缺陷已得到很大缓解。
　　6．指令系统分哪两大类？它们各有什么特点？
　　答：指令系统有简化指令系统(RISC)和复杂指令系统(CISC)两大类。RISC是对CISC发展过程中的某些问题进行反思的结果，是通过简化硬件实现、提高软件技巧追求更高的计算机性能的有效途径。其中非常成功的典型RISC结构的是MIPS计算机。
　　大量的记录结果表白，在CISC机器的上百条、几百条指令中，只有功能简朴、所用硬件更节省的约20%的指令，将占用程序80%的运营时间，反过来说，此外的约80%的功能更复杂、硬件实现代价很高的指令并不被经常使用。
　　到了RISC机器中，宁可选用软件子程序方式来实现这些指令，使硬件实现变得更为精简，运营速度更高。RISC计算机追求的目的之一，就是使指 令每一步操作所用的时间要尽也许的短，并且力争在每个执行环节都能完毕一条指令的执行过程。同时尽力在编译程序中增强性能优化能力，从硬件软件两个方面来 提高RISC机器的性能。
　　RISC计算机的指令格式规范且种类少，使用的寻址方式简朴，指令条数少，指令完毕的操作功能简朴。
　　7．学好汇编语言程序设计有哪些意义？
　　答：汇编语言程序设计的内容对计算机组成原理课程是重要的，对理解指令功能、运算器与控制器的组成和实现、准确理解计算机整机系统的运营原理都有十分重要的作用。
　　汇编语句与指令之间有严格的相应关系，汇编语言还对指令系统进行了重要的功能扩展，使其基本达成可以用于程序设计的初步规定。从程序设计的角 度，都需要有支持顺序执行、转移执行、分支执行、循环执行、子程序调用与返回执行等语句（指令）。汇编程序设计可以在实际的硬件系统上进行，也可以在模拟 软件的系统上开展，缺少汇编程序设计基础知识将难以学好本课程。
2．控制器重要分为哪些类型？它们的重要优缺陷有什么？
　　答：控制器按实现原理重要分为硬连线控制器（又称组合逻辑控制器）和微程序控制器两大类。
　　硬连线控制器的优点是它使用大量的组合逻辑门线路，直接提供控制计算机各功能部件协同运营所需要的控制信号，使得形成这些控制信号所必需的信号 传输延迟时间短，对提高系统运营速度有利。由此也带来了它的缺陷，由于形成控制信号的电路设计比较复杂，用与、或、非等组合逻辑门电路把设计结果实现出来 也相对麻烦，特别是要变动一些设计时不大方便。随着大（超大）规模集成电路的发展，特别是各种不同类型的现场可编程器件的出现，性能杰出的辅助设计软件的 应用，这一矛盾已在很大限度上得到缓解。
　　微程序控制器则是用多条微指令“解释执行”每一条指令的功能，这大大简化了硬件电路，但在程序执行过程中，需要按照指令及其执行环节，依次从控 制存储器中读出一条微指令，用微指令中的微命令字段控制各执行部件的运营功能，并用下地址字段形成下一条微指令的地址，使得微程序可以连续运营。所以这类 控制器适合在性能规定不太高的计算机系统中应用，其缺陷是运营速度较慢，难以使用在性能规定特别高的计算机系统中。
　　3．简述计算机的控制器的功能和执行一条指令所需的环节。
　　答：控制器部件是计算机的五大功能部件之一，其作用是向整机每个部件(涉及控制器部件自身)提供协同运营所需要的控制信号。计算机的最本质的功 能是连续执行指令，而每一条指令往往又要提成几个执行环节才得以完毕。由此又可以说，计算机控制器的基本功能，是依据当前正在执行的指令和它当前所处的执 行环节，形成(或称得到)并提供出在这一时刻整机各部件要用到的控制信号并且决定下一步将进入哪个执行步。
　　执行一条指令，要通过读取指令、分析指令、执行指令所规定的解决功能三个阶段完毕，控制器还要保证能按程序中设定的指令运营顺序，自动地连续执行指令序列。
　　4．简述控制器的基本组成及各部分的作用。
　　答：控制器重要由下面4个部分组成：
　　（1）程序计数器（PC），是用于提供指令在内存中的地址的部件，服务于读取指令，能执行内容增量和接受新的指令地址，用于给出下一条将要执行的指令的地址。
　　（2）指令寄存器（IR），是用于接受并保存从内存储器读出来的指令内容的部件，在执行本条指令的整个过程中，为系统运营提供指令自身的重要信息。
　　（3）指令执行的环节标记线路，用于标记出每条指令的各个执行环节的相对顺序关系，保证每一条指令按设定的环节序列依次执行。
　　（4）所有控制信号的产生部件，它依据指令操作码、指令的执行环节（时刻），也许尚有些此外的条件信号，来形成或提供出当前执行环节计算机各个部件要用到的控制信号。计算机整机各硬件系统，正是在这些信号控制下协同运营，执行指令，产生预期的执行结果。
　　由于上述后两个部分的具体组成与运营原理不同，控制器被分为硬连线控制器和微程序控制器两大类。
　　5．在微程序的控制器中，通常有哪些得到下一条微指令地址的方式，各自用在什么情况？
　　答：在微程序的控制器中，通常有多种得到下一条微指令地址的方式，例如：
　　使用紧跟在本条微指令之后的微指令作为下一条要执行的微指令，即本条微指令的地址加1作为下一条微指令的地址，用于微指令顺序执行的情况；
　　使用从指令的操作码映射出微指令地址的方式得到下一条微指令的地址，用于读出指令之后，找到相应当指令的一段微程序的入口地址，以便开始该指令具体功能的执行过程；
　　从微指令的下地址字段直接取得一个微子程序的入口地址，用于微子程序调用解决；
　　从微指令的下地址字段直接取得一个微指令的转移地址，用于微程序中的微指令转移解决；
　　从微堆栈中取出从微子程序返回到微主程序断点的返回地址，用于微子程序返回解决。
　　6．什么是指令流水线？
　　答：指令流水线是提高计算机硬件性能的重要技术和有效措施，在成本增长不多的情况下很明显地提高了计算机的性能。
　　追求的目的是力争在每一个指令执行环节中完毕一条指令的执行过程
　　实现思绪是把一条指令的几项功能划分到不同的执行部件去完毕，在时间上又允许这几个部件可以同时运营
　　7．指令流水线在实现中需要解决哪些相关问题？
　　答：需要解决好下列3个方面的问题：
　　（1）结构相关
　　由于多条指令在同一时刻争用同一资源而形成的冲突。
　　（2）数据相关
　　后续指令要使用前面指令的操作结果，而这一结果尚未产生或者未送到指定的位置，从而导致后续指令无法运营的局面。
　　（3）控制相关
　　在碰到条件转移指令时，存在是顺序执行还是转移执行的2种也许，若这一条件只能在后几步才干得到，在当前时刻则无法拟定应当去执行哪一段程序。
　2．在计算机中，为什么要采用多级结构的存储器系统？
　　答：多级存储器系统，是围绕读写速度尚可、存储容量适中的主存储器来组织和运营的, 并由高速缓冲存储器缓解主存读写速度慢、不能满足CPU运营速度需要的矛盾；用虚拟存储器更大的存储空间，解决主存容量小、存不下规模更大的程序与更多数 据的难题，从而达成使整个存储器系统有更高的读写速度、尽也许大的存储容量、相对较低的制造与运营成本。高速缓冲存储器的问题是容量很小，虚拟存储器的问 题是读写速太慢。追求整个存储器系统有更高的性能/价格比的核心思绪，在于使用中充足发挥三级存储器各自的优势，尽量避开其短处。
　　3．在计算机中采用多级结构的存储器系统，它的应用是建立在程序的什么原理之上的？
　　答：这种多级结构的存储器系统的运营原理，或者说它可以有良好的性能/价格比，是建立在程序运营的局部性原理之上的。程序运营的局部性原理重要体现在如下3个方面：
　　（1）时间方面，在一小段时间内，最近被访问过的程序和数据很也许再次被访问；
　　（2）空间方面，这些最近被访问过的程序和数据，往往集中在一小片存储区域中；
　　（3）在指令执行顺序方面，指令顺序执行比转移执行的也许性要大。
　　4．在多级结构的存储器系统中，何谓信息的一致性原则和包含性原则？
　　答：在多级结构的存储器系统中，不同的存储器中存放的信息必须满足如下两个原则：
　　一致性原则：同一个信息会同时存放在几个级别的存储器中，此时，这一信息在几个级别的存储器中必须保持相同的值。
　　包含性原则：处在内层（更靠近CPU）存储器中的信息一定被包含在各外层的存储器中，即内层（更靠近CPU）存储器中的所有信息一定是各外层存 储器中所存信息中一小部分的副本，这是保证程序正常运营、实现信息共享、提高系统资源运用率所必须的，反之则不成立。例如，高速缓冲存储器中的信息，肯定 也存放在主存储器中，还存放在虚拟存储器中，但主存储器中的非常多的信息不会同时在高速缓冲存储器中，虚拟存储器中的更多的信息也不会同时出现在主存储器 中。
　　5．高速缓冲存储器在计算机系统中的重要作用是什么，用什么类型的存储器芯片实现，为什么？
　　答：高速缓冲存储器，是一个相对于主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上CPU 读写速度规定的矛盾。它的实现原理，是把CPU最近最也许用到的少量信息（数据或指令）从主存复制到Cache中，当CPU下次再用这些信息时，它就不必 访问慢速的主存，而直接从快速的CACHE中得到，从而提高了得到这些信息的速度，使CPU有更高的运营效率。
　　6．Cache有哪三种基本映像方式？简述它们的重要优缺陷。
　　答：Cache存储器通常使用3种映象方式，它们是全相联映像方式、直接映像方式、组相联映像方式。
　　全相联映象方式，主存单元与Cache单元随意相应，有最大的使用灵活性，但地址标志字段位数多，比较地址时也许要与所有单元比较，线路过于复杂，成本太高，只使用于Cache容量很小的情况。
　　直接映像方式，一个主存单元只与一个Cache单元硬性相应，有点死板，影响Cache容量的有效使用效率，即影响命中率。但地址比较线路最简朴，比较常用。
　　相联映像方式，一个主存单元可以与多个Cache单元有限度的随意相应，是全相联映象和直接映象的一种折衷方案，有助于提高命中率，地址比较线路也不太复杂，是比较好的一种选择。
　2．输入输出接口的有哪些重要功能？
　　答：用于连接输入输出设备的接口通常具有下列功能：
　　（1）设备辨认与选择
　　每台外设在生产时都会设立自己的通用和专用标记，主机也会给接口电路分派I/O地址，主机可运用这一功能从多台外设中辨认和选择要进行信息互换的设备。
　　（2）数据缓冲与控制（传输协议）
　　外部设备的数据解决速度往往与主机差别很大，即便速度相同由于不是共用时钟信号，两者间也是很难同步运营的。通常在接口电路中设立一至几个数据缓冲寄存器和控制器，使两者间可以有效地发送和接受各种数据信息。
　　（3）控制命令和状态信息传递
　　CPU需要启动某一外设时，一方面要通过接口中的命令寄存器向外设发出启动命令，外设准备就绪时，则有“准备好”的状态信息送回接口中的状态寄存器供CPU读取。此后，主机与外设间才干开始数据信息的互换。
　　（4）数据转换与传输
　　每台设备的数据格式往往有所不同，接口电路应按照对方规定进行数据转换，才干成为对方可以读懂的有效数据信息。如串行/并行转换、模/数转换、以及二进制码与ASCII码之间的转换等。
　　除了上述功能外，通常接口还具有检错纠错、中断、时序控制等功能。
　　3．“接口”与“端口”有什么不同？
　　“接口”与“端口”是两个不同的概念。端口是指接口电路中可以被CPU直接访问的寄存器，若干个端口加上相应的控制逻辑电路才组成接口。接口中 存放数据信息的寄存器称为数据端口，存放控制命令的寄存器称为控制端口，存放状态信息的寄存器称为状态端口。CPU通过输入指令可以从有关端口中读取信 息，通过输出指令可以把信息写入有关端口。
　　4．什么是程序直接控制方式？指出它的优缺陷。
　　答：程序直接控制方式，是指在用户程序中直接使用I/O指令完毕输入/输出操作，它是由CPU通过查询设备的运营状态，来控制数据传送过程。它 的缺陷是严重影响系统运营性能。与I/O设备的速度比较，CPU要快得多，但发挥不出来，它的绝大多数时间花到查询等待上。CPU算题要与设备输入输出串 行工作，多个设备也要串行输入输出，严重影响系统运营效率。
　　5．开中断，关中断的含义是什么？他们的作用是什么？
　　答：从CPU要不要接受中断请求，从能不能限制某些中断发生的角度，又可以把中断提成可屏蔽中断和不可屏蔽中断，那些可以被CPU通过指令限制 其发出中断请求（称为屏蔽中断）的中断属于可屏蔽中断，例如对某些外围设备就可以在一段时间里执行屏蔽中断，对此外一些中断是不允许执行屏蔽中断的，例如 电源掉电中断，称这类中断为不可屏蔽中断。假如由于某种事件的存在，在很短的一小段时间内，不允许CPU接受任何一个中断请求（严禁中断），靠屏蔽所有中 断是不可取的，
　　6．中断屏蔽的含义是什么？他的作用是什么？
　　答：通常是在CPU内部设立一个“中断允许”触发器，只有该触发器被置为“１”状态，才允许CPU响应中断请求，该触发器被置为“0”状态，则 严禁CPU响应中断请求。为此，在指令系统中，为操作“中断允许”触发器，应设立“开中断”指令（置“１”中断允许触发器）和“关中断”指令（清“０”中 断允许触发器）。
　　7．DMA传输方式的优点是什么？
　　答：直接存储器存取方式，重要用于快速设备和主存储器成批互换数据的场合。在这种应用中，解决问题的出发点集中到两点：一是不能丢失快速设备提供出来的数据，二是进一步减少快速设备入出操作过程中对CPU的打扰。
　　8．计算机总线的功能是什么？通常用什么类型的器件构建总线？为什么？
　　答：计算机总线是在计算机的各部件之间传输信息的公共通路，涉及传输数据（信息）信号的逻辑电路、管理信息传输协议的逻辑线路和物理连线。每次传输时，总线可以从多个信息来源中选择其一并传输到一个（或多个）信息接受部件。
　　由于总线上往往要连接许多部件或设备，传输的距离较长，负载比较重，故规定总线线路有更强的驱动能力。总线的硬件组成，通常选用集电极开路输出的电路，或输出端有高阻态输出支持的电路。
　　9．总线仲裁的作用是什么？
　　答：总线仲裁，解决的是多个设备竞争使用总线的管理问题，由总线仲裁逻辑线路完毕。数据传输总要在计算机的两个部件之间进行，必须有一方一方面启 动这次传输过程，即申请总线使用权并发出命令控制总线运营，这一方被称为总线主设备（bus master），例如，CPU、动态存储器的刷新逻辑、DMA接口和其他一些智能接口卡等都可以是总线主设备；而另一方则只能响应由主设备发出的命令并执 行读写操作，它被称为总线从设备（bus slave），典型的是内存储器、普通的一些IO设备（计算机终端、打印机等）。
　　10．解释术语：同步传输控制。
　　答：同步通信，是指在总线上传送数据时，通信双方使用同一个时钟信号进行同步，这个时钟信号通常可以由CPU的总线控制逻辑部件提供，称为总线 时钟。可以用一或几个总线时钟构成一个总线周期，每个周期完毕一次数据传输，总线周期的长短，需要与被读写部件的存取时间配合好。通信双方送出与接受地址 信号、控制命令信号和数据信号，都是使用这一时钟信号完毕定期的，可以有比较高的数据传输率。
　　11．解释术语：异步传输控制。
　　答：异步通信，是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号，采用“应答方式”（握手方式）解决数据传输过程中的时间配合关系，而不是共同使用同一个时钟信号进行同步。
2．从硬件技术方面实现并行的关键是什么？
　　选用合理的方案，增长完毕控制和执行数据存储、传送、解决功能的部件的数量，尽力提高这些部件并行运营的能力，尽量减少各种“瓶颈”问题。
　　3．从软件技术方面实现并行的关键是什么？
　　找出解决应用问题中各种潜在的并行性，把整个任务划提成更多的子任务，将各个子任务分派给不同的硬件部件去完毕，使系统中的每一个硬件都尽也许地满负荷运营，减少其空闲时间和等待状态。