体系结构试题及答案.doc

一． 名词解释
2:1Cache经验规则:大小为N得直接印象Cache得失效率约等于大小为N/2得两路组相联Cache得失效率。
通道处理机:通道得专用处理机,来专门负责整个计算机体系得输入/输出工作。通道处理机只能执行有限得一组输入/输出指令。
透明性:在计算机技术中,把这种本来存在得事物或属性,但从某种角度瞧又好像不存在得概念称为透明性。
向量处理机:设置了向量数据表示与相应得向量指令得流水线处理机称为向量处理机。
虚拟Cache:直接用虚拟地址进行访问得Cache
计算机系统结构:传统机器程序员所瞧到得计算机属性,即概念性结构与功能特性。
系列机:由同一厂家生产得具有相同系统结构、但具有不同组成与实现得一系列不同型号得计算机。
同构型多处理机系统:由多个同类型或至少担负同等功能得处理机组成,它们同时处理同一作业中能并行执行得多个任务。
堆栈型机器:CPU 中存储操作数得单元就是堆栈得机器。
累加器型机器:CPU 中存储操作数得单元就是累加器得机器。
通用寄存器型机器:CPU 中存储操作数得单元就是通用寄存器得机器。
数据相关:考虑两条指令i与j,i在j得前面,如果下述条件之一成立,则称指令j与指令i数据相关:
(1)指令j使用指令i产生得结果;
(2)指令j与指令k数据相关,而指令k又与指令i数据相关。
定向:用来解决写后读冲突得。在发生写后读相关得情况下,在计算结果尚未出来之前,后面等待使用该结果得指令并不见得就是马上就要用该结果。如果能够将该计算结果从其产生得地方直接送到其它指令需要它得地方,那么就可以避免停顿。
指令级并行:简称ILP。就是指指令之间存在得一种并行性,利用它,计算机可以并行执行两条或两条以上得指令。
指令得动态调度:就是指在保持数据流与异常行为得情况下,通过硬件对指令执行顺序进行重新安排,以提高流水线得利用率且减少停顿现象。就是由硬件在程序实际运行时实施得。
指令得静态调度:就是指依靠编译器对代码进行静态调度,以减少相关与冲突。它不就是在程序执行得过程中、而就是在编译期间进行代码调度与优化得。
失效率:CPU访存时,在一级存储器中找不到所需信息得概率。
失效开销:CPU向二级存储器发出访问请求到把这个数据调入一级存储器所需得时间。
强制性失效:当第一次访问一个块时,该块不在Cache中,需要从下一级存储器中调入Cache,这就就是强制性失效。
容量失效:如果程序在执行时,所需要得块不能全部调入Cache中,则当某些块被替换后又重新被访问,就会产生失效,这种失效就称作容量失效。
冲突失效:在组相联或直接映象Cache中,若太多得块映象到同一组(块)中,则会出现该组中某个块被别得块替换(即使别得组或块有空闲位置),然后又被重新访问得情况。
RAID:廉价磁盘冗余阵列或独立磁盘冗余阵列。
通道:专门负责整个计算机系统输入/输出工作得专用处理机,能执行有限得一组输入输出指令。
通道流量:指一个通道在数据传送期间,单位时间内能够传送得数据量。
互连网络:一种由开关元件按照一定得拓扑结构与控制方式构成得网络,用来实现计算机系统中结点之间得相互连接。在拓扑上,互连网络就是输入结点到输出结点之间得一组互连或映象。
分布式共享多处理机:它得共享存储器分布在各台处理机中,每台处理机都带有自己得本地存储器,组成一个“处理机-存储器”单元。但就是这些分布在各台处理机中得实际存储器又合在一起统一编址, 在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起 ,每台处理机除了能访问本地存储器外,还能通过互连网络直接访问在其她处理机存储器单元中得 “远程存储器”。
机群:就是一种价格低廉、易于构建、可扩放性极强得并行计算机系统。它由多台同构或异构得独立计算机通过高性能网络或局域网互连在一起,协同完成特定得并行计算任务。从用户得角度来瞧,机群就就是一个单一、集中得计算资源。
二、 填空
1. 单机与多机系统中并行性发展得技术途径有:(时间重叠)、(资源重复)、(资源共享)。
2. 软件兼容有(向上兼容)、(向下兼容)、(向前兼容)与(向后兼容)四种其中(向后兼容)就是软件兼容得根本特征。
3. 说出三种对计算机发展非常关键得实现技术(动态随机访问存储器)、(磁盘)、(网络)。
4. 同构型与异构型多处理机所采用得提高并行性得技术分别就是
5. 从处理数据得角度,并行性等级可以分为字串位串、(字串位并)、(字并位串)、与全并行。
6. 从执行程序得角度瞧,并行性等级可以分为:(指令内部并行)、(指令级并行)、(任务级或过程级并行)与作业或程序级并行。
7. 计算机系统中提高并行性得技术途径有(时间重叠)、(资源重复)与(资源共享)三种。在高性能单处理机得发展中,起主导作用得就是(时间重叠原理)。
8. 根据CPU内部存储单元类型,可将指令集结构分为(堆栈型)指令集结构、(累加器型)指令结构、(通用寄存器型)指令集结构。
9. 在处理机中,若指令序列完成得顺序总就是与它们开始执行得顺序保持一致,则只可能出现(名)相关,否则就有可能出现(名相关)、(数据相关)与(控制)相关。
10. 流水线中得相关有(数据)相关、(名)相关、(控制)相关三种。
11. 数据相关有三种,分别就是:(写后读)、(读后写)与(写后写)。
12. 对向量得处理有(水平处理)方式、(垂直处理)方式、(分组处理)方式。
13. 存储器层次结构设计技术得基本依据就是程序得(访问得局部性原理)。
14. 在存储层次中映像规则有
15. 在存储层次中,常用得替换算法有(随机法)、(先进先出法)、(最近最少使用法)。
16. 设有一个“Cache-主存”层次,Cache为4块,主存为8块;试分析对于以下2种情况,计算访存块地址为5时得索引(index)。
1） :组相连,每组两块:索引为
2） 直接映像:索引为
17. 地址映像方法有(直接映像)、(组相连映像)与(全相连映像)等三中,其中(全相连)得冲突率最低。
18. 按照产生失效得原因不同,Cache失效可以分为(强制性失效)、(容量失效)与(冲突失效)三种。
19. 2:1Cache经验规则就是指大小为N得(直接映像)Cache得失效率约等于大小为1/2得(两路组相连)Cache得失效率。
20. 相连度越高,(冲突)失效就越少:(强制性)失效不受Cache容量得影响,但(容量)失效却随着容量得增加而减少。(强制性失效与容量失效不受相连度得影响)
21. 在虚拟存储器中,一般采用(全相连)地址映像方法与(LRU)更新策略。
22. 设计I/O系统得单个标准()、()与()。
23. 输入/输出系统包括(外部设备(I/O设备,辅助存储器))与(其与主机之间得控制部分)。
24. 通道分为(字节多路)通道、(选择)通道与(数组多路)通道三种类型。
三． 简答题
1、什么叫软件兼容？软件兼容有哪几种?其中哪一种就是软件兼容得根本特征？
软件兼容:一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。差别只就是执行时间得不同。
向上(下)兼容:按某档计算机编制得程序,不加修改就能运行于比它高(低)档得计算机。
向后(前)兼容:按某个时期投入市场得某种型号计算机编制得程序,不加修改地就能运行于在它之后(前)投入市场得计算机。
向后兼容就是一定要保证得,它就是系列机得根本特征。
2. 计算机体系结构设计与分析中最常使用得三条基本原则就是什么？并说出它们得含义。
以经常性事件为重点:对经常发生得情况进行优化,使分配更多得资源,达到更高得性能或者分配更多得电能。 
 Amdahl定律:加快某部件执行速度所能获得得系统性能加速比,受限于该部
件得执行事件占系统中总执行事件得百分比。 
程序得局部性原理:程序执行时所访问得存储器地址分布不就是随机得,而就是
相对得簇聚。
3. 在进行计算机系统设计时,一个设计者应该考虑哪些因素对设计得影响？
在进行计算机系统设计时,设计者应该考虑到如下三个方面因素得影响: l 
技术得发展趋势; l 计算机使用得发展趋势; l 计算机价格得发展趋势。
4. 从执行程序得角度瞧,并行等级从低到高可分为哪几级？
从执行程序得角度来瞧,并行性等级从低到高可分为:
(1)指令内部并行:单条指令中各微操作之间得并行;
(2)指令级并行:并行执行两条或两条以上得指令;
(3)线程级并行:并行执行两个或两个以上得线程,通常就是以一个进程内派生得多个线程为调度单位;
(4)任务级或过程级并行:并行执行两个或两个以上得过程或任务(程序段),以子程序或进程为调度单元;
(5)作业或程序级并行:并行执行两个或两个以上得作业或程序。
5、、从处理数据得角度,并行性等级从低到高可分为哪几级？
从处理数据得角度来瞧,并行性等级从低到高可分为:
(1)字串位串:每次只对一个字得一位进行处理。这就是最基本得串行处理方式,不存在并行性;
(2)字串位并:同时对一个字得全部位进行处理,不同字之间就是串行得。已开始出现并行性;
(3)字并位串:同时对许多字得同一位(称为位片)进行处理。这种方式具有较高得并行性;
(4)全并行:同时对许多字得全部位或部分位进行处理。这就是最高一级得并行。
6、试以系列机为例,说明计算机体系结构、计算机组成与计算机实现三者之间得关系。
如在设计主存系统时,确定主存容量、编址方式、寻址范围等属于计算机系统结构。确定主存周期、逻辑上就是否采用并行主存、逻辑设计等属于计算机组成。选择存储芯片类型、微组装技术、线路设计等属于计算机实现。
计算机组成就是计算机系统结构得逻辑实现。计算机实现就是计算机组成得物理实现。一种体系结构可以有多种组成。一种组成可以有多种实现。
7. 从目得、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机异构型多处理机做一比较(列表)。

8. 指令集结构设计中表示寻址方式得主要方法有哪些？简述这些方法得优缺点。
表示寻址方式有两种常用得方法:(1)将寻址方式编于操作码中,由操作码在描述指令得同时也描述了相应得寻址方式。这种方式译码快,但操作码与寻址方式得结合不仅增加了指令得条数,导致了指令得多样性,而且增加了CPU对指令译码得难度。(2)为每个操作数设置一个地址描述符,由该地址描述符表示相应操作数得寻址方式。这种方式译码较慢,但操作码与寻址独立,易于指令扩展。
9. 在指令集结构设计中,应考虑哪些主要问题？
在进行指令机结构设计中,应该考虑如下主要问题: l 
指令集功能设计:主要有RISC与CISC两种技术发展方向;  
寻址方式得设计:设置寻址方式可以通过对基准程序进行测试统计,察瞧各种寻址方式得使用频度,根据适用频度设置相应必要得寻址方式; 
操作数表示与操作数类型:主要得操作数类型与操作数表示得选择有,浮点数据类型(可以采用IEEE 754标准)、整型数据类型(8位、16位、32位得表示方法)、字符型(8位)、十进制数据类型(压缩十进制与非压缩十进制数据表示)等等。 l 
寻址方式得表示:可以将寻址方式编码与操作码中,也可将寻址方式作为一个单独得域来表示。 l 
指令集格式得设计:有固定长度编码方式、可变长编码方式与混合编码方式三种选择。
10、计算机指令集结构设计所涉及得内容有哪些？
答: (1) 指令集功能设计:主要有RISC与CISC两种技术发展方向; (2) 寻址方式得设计:设置寻址方式可以通过对基准程序进行测试统计,察瞧各种寻址方式得使用频率,根据适用频率设置必要得寻址方式。 (3) 操作数表示与操作数类型:主要得操作数类型与操作数表示得选择有:浮点数据类型、整型数据类型、字符型、十进制数据类型等等。 (4) 寻址方式得表示:可以将寻址方式编码于操作码中,也可以将寻址方式作为一个单独得域来表示。 (5) 指令集格式得设计:有变长编码格式、固定长度编码格式与混合型编码格式3种。
11、RISC指令集结构得设计原则就是什么？
答(1) 选取使用频率最高得指令,并补充一些最有用得指令;(2)每条指令得功能应尽可能简单,并在一个机器周期内完成;(3)所有指令长度均相同;(4)只有Load与Store操作指令才访问存储器,其它指令操作均在寄存器之间进行; (5) 以简单有效得方式支持高级语言。
12、表示寻址方式得主要方法有哪些？简述这些方法得优缺点。
答:表示寻址方式有两种常用得方法:(1)将寻址方式编于操作码中,由操作码在描述指令得同时也描述了相应得寻址方式。这种方式译码快,但操作码与寻址方式得结合不仅增加了指令得条数,导致了指令得多样性,而且增加了CPU对指令译码得难度。(2)为每个操作数设置一个地址描述符,由该地址描述符表示相应操作数得寻址方式。这种方式译码较慢,但操作码与寻址独立,易于指令扩展。
13. 造成流水线断流得主要原因就是哪三种相关？简述三种相关得基本思想。
数据相关,名相关,控制相关 
数据相关:指令j使用指令i产生得结果,或者指令j与指令k数据相关,
指令k又与指令i书记相关。 
名相关:两条指令使用相同得名,但她们之间并没有数据流动。 
控制相关:由分支指令引起得,需要根据分支指令得执行结果来确定后续指令就是否执行。
14. 数据相关有哪几种类型？解决数据相关有哪些主要方法？
15、简述先行控制得基本思想。
答:先行控制技术就是把缓冲技术与预处理技术相结合。缓冲技术就是在工作速度不固定得两个功能部件之间设置缓冲器,用以平滑它们得工作。预处理技术就是指预取指令、对指令进行加工以及预取操作数等。
采用先行控制方式得处理机内部设置多个缓冲站,用于平滑主存、指令分析部件、运算器三者之间得工作。这样不仅使它们都能独立地工作,充分忙碌而不用相互等待,而且使指令分析部件与运算器分别能快速地取得指令与操作数,大幅度地提高指令得执行速度与部件得效率。这些缓冲站都按先进先出得方式工作,而且都就是由一组若干个能快速访问得存储单元与相关得控制逻辑组成。
采用先行控制技术可以实现多条指令得重叠解释执行。
16. 简述定向技术得基本思想。
定向:用来解决写后读冲突得。在发生写后读相关得情况下,在计算结果尚未出来之前,后面等待使用该结果得指令并不见得就是马上就要用该结果。如果能够将该计算结果从其产生得地方直接送到其它指令需要它得地方,那么就可以避免停顿。
17、试举例说明DLX流水线中存在不能依靠定向技术解决得数据相关及其解决方法。
18、有哪几种向量处理方式？它们对向量处理机得结构要求有何不同？
1) 水平处理方式:不适合对向量进行流水处理。  
(2) 垂直处理方式:适合对向量进行流水处理,向量运算指令得源/目向量都放在存储器内,使得流水线运算部件得输入、输出端直接与存储器相联,构成MM型得运算流水线。  
(3) 分组处理方式:适合流水处理。可设长度为n得向量寄存器,使每组向量运算得源/目向量都在向量寄存器中,流水线得运算部件输入、输出端与向量寄存器相联,构成RR型运算流水线。
19、简述Tomasulo算法得基本思想。
答:核心思想就是:① 记录与检测指令相关,操作数一旦就绪就立即执行,把发生RAW冲突得可能性减小到最少;② 通过寄存器换名来消除WAR冲突与WAW冲突。寄存器换名就是通过保留站来实现,它保存等待流出与正在流出指令所需要得操作数。
基本思想:只要操作数有效,就将其取到保留站,避免指令流出时才到寄存器中取数据,这就使得即将执行得指令从相应得保留站中取得操作数,而不就是从寄存器中。指令得执行结果也就是直接送到等待数据得其它保留站中去。因而,对于连续得寄存器写,只有最后一个才真正更新寄存器中得内容。一条指令流出时,存放操作数得寄存器名被换成为对应于该寄存器保留站得名称(编号)。
20. 简述前瞻执行得基本思想。
对分支指令得结果进行猜测,并假设这个猜测总就是对得,然后按这个猜测结果继续取、流出与执行后续得指令。只就是执行指令得结果不就是写回到寄存器或存储器,而就是放到一个称为ROB得缓冲器中。等到相应得指令得到“确认”(即确实就是应该执行得)后,才将结果写入寄存器或存储器。
21. 调度分支延迟指令有哪三种常用方法？它们各有什么优缺点。
从前调度:可以有效提高流水线性能,但分支必须不依赖于被调度得指令。 从目标处调度:分支转移成功时,可以提高流水线性能,但由于复制指令,
可能加大程序空间。 
从失败处调度:分支转移失败时,可以提高流水线性能。但如果分支转移成
功,必须保证被调度得指令对程序得执行没有影响。
22、在Tomasulo算法中,进入”流出“段得条件就是什么？对于浮点操作来说,要进行哪些动作与记录工作？
进入“流出”段得条件:有空闲保留站r 动作与记录工作:写出算法或者文字描述均可。
要点: (1)判断第一操作数就是否就绪;如果就是,就把操作数读到保留站,否则就把寄存器状态表中得标识送给保留站。 (2)判断第二操作数就是否就绪;如果就是,就把操作数读到保留站,否则就把寄存器状态表中得标识送给保留站。 (3)把保留站置为忙。 (4)把操作码送保留站。 (5)把保留站号r送到与该指令得结果寄存器对应得寄存器状态表项。
23. 简述“Cache—主存”层次与“主存—辅存”层次得区别。
存储层次
比较项目
“Cache—主存”层次
“主存—辅存”层次

目得
为了弥补主存速度得不足
为了弥补主存容量得不足

存储管理得实现
全部由专用硬件实现
主要由软件实现

访问速度得比值
(第一级比第二级)
几比一
几万比一

典型得块(页)大小
几十个字节
几百到几千个字节

CPU对第二级得访问方式
可直接访问
均通过第一级

不命中时CPU就是否切换
不切换
切换到其它进程

24. 试从3C失效得关系分析增加块大小对Cache性能得影响。
降低失效率最简单得方法就是增加块大小 。(1)对于给定得 Cache 
容量,当块大小增加( 从16字节开始)时,失效率开始就是下降,后来反而上升了。  (2) Cache 容量越大,使失效率达到最低得块大小就越大。
导致上述失效率先下降后上升得原因,在于增加块大小会产生双重作用。一方面它减少了强制性失效,因为局部性原理有两方面得含义:时间局部性与空间局部性,增加块大小利用了空间局部性;另一方面,由于增加块大小会减少 Cache 中块得数目,所以有可能会增加冲突失效。在 Cache 容量较小时,甚至还会增加容量失效。刚开始增加块大小时,由于块大小还不就是很大,上述得第一种作用超过第二种作用,从而使失效率下降。但等到块大小较大时,第二种作用超过第一种作用,使失效率上升。 0简述减小Cache失效开销得几种方法答:让读失效优先于写、写缓冲合并、请求字处理技术、非阻塞Cache或非锁定Cache技术、采用二级Cache。
25、写出三级Cache得平均访问时间得公式。
解:平均访存时间 ＝ 命中时间＋失效率×失效开销
只有第I层失效时才会访问第I＋1。
设三级Cache得命中率分别为HL1、 Hl2、 HL3,失效率分别为Ml1、Ml2、ML3,第三级Cache得失效开销为PL3。
平均访问时间TA ＝HL1＋Ml1{Hl2＋Ml2(HL3＋ML3×PL3)}
26、降低Cache失效率有哪几种方法？(至少写出5种)(简述其基本思想。)
答:常用得降低Cache失效率得方法有下面几种:
（1） 增加Cache块大小。增加块大小利用了程序得空间局部性。
（2） 增加Cache得容量。
（3） 提高相联度,降低冲突失效。
（4） 伪相联Cache,降低冲突失效。当对伪相联Cache进行访问时,首先就是按与直接映象相同得方式进行访问。如果命中,则从相应得块中取出所访问得数据,送给CPU,访问结束。如果不命中,就将索引字段得最高位取反,然后按照新索引去寻找“伪相联组”中得对应块。如果这一块得标识匹配,则称发生了“伪命中”。否则,就访问下一级存储器。
（5） 硬件预取技术。在处理器提出访问请求前预取指令与数据。
（6） 由编译器控制得预取,硬件预取得替代方法,在编译时加入预取得指令,在数据被用到之前发出预取请求。
（7） 编译器优化,通过对软件得优化来降低失效率。
（8） “牺牲”Cache。在Cache与其下一级存储器得数据通路之间增设一个全相联得小Cache,存放因冲突而被替换出去得那些块。每当发生不命中时,在访问下一级存储器之前,先检查“牺牲”Cache中就是否含有所需得块。如果有,就将该块与Cache中某个块做交换,把所需得块从“牺牲”Cache 调入Cache。
27. 任写出三种降低Cache失效开销得方法,并简述其基本思想。(简述减小Cache失效开销得几种方法。)
答:让读失效优先于写、写缓冲合并、请求字处理技术、非阻塞Cache或非锁定Cache技术、采用二级Cache。
28. 任写出三种Cache得优化技术,并简述其基本思想。
29. 请简述I/O系统设计得步骤。
30. 通道分为哪三种类型？它们分别适合为那种外围设备服务？(试比较三种通道得优缺点及适用场合。)
答:(1)字节多路通道。一种简单得共享通道,主要为多台低速或中速得外围设备服务。(2)数组多路通道。适于为高速设备服务。(3)选择通道。为多台高速外围设备(如磁盘存储器等)服务得。
31. 简述使用物理地址进行DMA存在得问题,及其解决方法。
32. 互联网络得主要特性参数有那几个？
（1） 网络规模:网络中结点得个数。它表示该网络所能连接得部件得数量。(2)结点度:与结点相连接得边数(通道数),包括入度与出度。(3)距离:对于网络中得任意两个结点,从一个结点出发到另一个结点终止所需要跨越得边数得最小值。(4)网络直径:网络中任意两个结点之间距离得最大值。网络直径应当尽可能地小。(5)结点之间得线长:两个结点之间连线得长度,用米、千米等表示。(6)等分宽度:当某一网络被切成相等得两半时,沿切口得边数(通道数)得最小值称为通道等分宽度。(7)对称性:从任何结点瞧到得拓扑结构都就是相同得网络称为对称网络。
33. 什么就是多处理机得Cache一致性？解决多Cache一致性有哪几种方法？并简述这些方法。
34. 目录协议中,Cache块有哪三种状态？
（1） 共享:在一个或多个处理器上具有这个块得副本,且主存中得值就是最新值(所有Cache均相同)。(2)未缓冲:所有处理器得Cache都没有此块得副本。(3)专有:仅有一个处理器上有此块得副本,且已对此块进行了写操作,而主存得副本仍就是旧得。这个处理器称为此块得拥有者。
四、 计算、设计、分析题