加法器数值比较器.pptx
《加法器数值比较器.pptx》由会员分享,可在线阅读,更多相关《加法器数值比较器.pptx(60页珍藏版)》请在咨信网上搜索。
1、 第十四讲第十四讲 加法器和比较器加法器和比较器课题课题:加法器和比较器、竞争冒险:加法器和比较器、竞争冒险课时安排课时安排:2重点重点:加法器和比较器设计的过程分析:加法器和比较器设计的过程分析难点难点:集成比较器及其级联;加法器实现减法运算:集成比较器及其级联;加法器实现减法运算教学目标教学目标:理解加法器和比较器的工作原理,了解集成比较器的:理解加法器和比较器的工作原理,了解集成比较器的级联的方法;了解竞争冒险的含义及消除竞争冒险的方法级联的方法;了解竞争冒险的含义及消除竞争冒险的方法教学过程教学过程:一、加法器一、加法器 1、半加器、半加器 2、全加器、全加器 3、加法器(、加法器(7
2、4LS183)应用)应用 二、数值比较器二、数值比较器 1、一位数值比较器、一位数值比较器 2、4位数值比较器位数值比较器 3、集成数值比较器、集成数值比较器74LS85 三、组合电路的竞争冒险三、组合电路的竞争冒险 1、竞争冒险的概念及其产生原理,判别、竞争冒险的概念及其产生原理,判别 2、消除竞争冒险的方法、消除竞争冒险的方法1 1 0 11 0 0 1+举例:举例:A=1101,B=1001,计算计算A+B。011010011加法运算的基本规则加法运算的基本规则:(1)逢二进一。逢二进一。(2)最低位是两个数最低位的叠加,不需考虑进位。最低位是两个数最低位的叠加,不需考虑进位。(3)其余
3、各位都是三个数相加,包括加数被、加数其余各位都是三个数相加,包括加数被、加数和低位来的进位。和低位来的进位。(4)任何位相加都产生两个结果:本位和、向高位任何位相加都产生两个结果:本位和、向高位的进位。的进位。用半加器实现用半加器实现用全加器实现用全加器实现三、加法器加法器一、半加器一、半加器半加运算不考虑从低位来的进位。设:半加运算不考虑从低位来的进位。设:A-加数;加数;B-被加数;被加数;S-本位和;本位和;C-进位。进位。真值表真值表逻辑图逻辑图半半加加器器ABCS逻辑符号逻辑符号=1&ABSC二、全加器:二、全加器:an-加数;加数;bn-被加数;被加数;cn-1-低位来的进
4、位;低位来的进位;sn-本位和;本位和;cn-本位向高位的进位。本位向高位的进位。an bn cn-1 sn cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 真值表真值表全加器的卡诺图全加器的卡诺图全加器全加器74LS183(a)1/2逻辑图 (b)图形符号半加和:半加和:所以,全加和:所以,全加和:anbncn-1sncn全全加加器器逻辑图逻辑图逻辑符号逻辑符号sncn半半加加器器半半加加器器 1anbncn-1scc 全加器全加器SN74LS183的管脚图的管脚图114SN
5、74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND例:例:用一片用一片SN74LS183构成两位串行进位全加器。构成两位串行进位全加器。D1bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2C串行进位串行进位其它组件:其它组件:SN74H83-四位串行进位全加器。四位串行进位全加器。SN74LS283-四位超前进位全加器。四位超前进位全加器。例:例:4位串行进位加法器位串行进位加法器4位超前进位加法器位超前进位加法器74LS283 的的逻辑图逻辑图例例:用四位全加器设计一个将用四位全加器设计一个将8421BC
6、D码转化为码转化为余余3码的代码转换电路码的代码转换电路.设设:8421BCD码为码为:DCBA 余余3码为码为:则则比较器的分类:比较器的分类:(1)仅比较两个数是否相等。)仅比较两个数是否相等。(2)除比较两个数是否相等外,还要比较两个)除比较两个数是否相等外,还要比较两个数的大小。数的大小。第一类的逻辑功能较简单,下面重点介绍第一类的逻辑功能较简单,下面重点介绍第二类第二类比较器。比较器。四、数字比较器数字比较器一、一位数值比较器一、一位数值比较器功能表功能表ABABABA=B逻辑图逻辑图逻辑符号逻辑符号&1ABABA=B一位数值比较器(与非门)一位数值比较器(与非门)二、多位数
7、值比较器二、多位数值比较器比较原则:比较原则:1.先从高位比起,高位大的数值一定大。先从高位比起,高位大的数值一定大。2.若高位相等,则再比较低位数,最终结果若高位相等,则再比较低位数,最终结果由低位的比较结果决定。由低位的比较结果决定。请根据这个原则设计一下:请根据这个原则设计一下:每位的比每位的比较应包括几个输入、输出?较应包括几个输入、输出?A、B两个多位数每一位两个多位数每一位Ai、Bi的比较的比较AiBi两个本位数两个本位数(AB)i-1(A=B)i-1(AB)i(A=B)i(Ab3 1 0 0a3=b3 a2=b2 a1=b1 a0=b0 0 1 0a3=b3 a2=b2 a1=b
8、1 a0 b0 1 0 0a3=b3 a2=b2 a1 b1 1 0 0a3=b3 a2b2 1 0 0a3 B)(A=B)(AB)根据比较规则,可得到根据比较规则,可得到四位数码比较器逻辑式:四位数码比较器逻辑式:A=B:AB:A B:4位数值比较器位数值比较器CC14585的逻辑图的逻辑图四位集成电路比较器四位集成电路比较器74LS85低位进位低位进位向高位位进位向高位位进位A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B2A3UCC(AB)LAB A=B AB)L(ABA=BAB)L(ABA=BAB AC,则,则A最大;若最大;若AB AB)L
9、(ABA=BAB)L(ABA=BABB1B0B3B2(A=B)L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A24.5 利用中规模组件设计组合电路利用中规模组件设计组合电路中规模组件都是为了实现专门的逻辑功中规模组件都是为了实现专门的逻辑功能而设计,但是通过适当的连接,可以实现一能而设计,但是通过适当的连接,可以实现一般的逻辑功能。般的逻辑功能。用中规模组件设计逻辑电路,可以减少连用中规模组件设计逻辑电路,可以减少连线、提高可靠性。线、提高可靠性。下面通过例题复习一下用数据选择器和译下面通过例题复习一下用数据选择器和译码器设计组合逻辑电路的方法。码器设计组合
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 加法器 数值 比较
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【人****来】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【人****来】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。