数字电路课程设计-智力竞赛抢答器.doc

摘 要
在各种智力竞赛场合，抢答器是必不可少的最公正的用具。
通过本学年的《数字电路技术》的学习我们知道了它的原理其实是比较简单的，主要就是通过四D触发器74LS175为中心构成编码锁存系统控制选手的抢答情况，再通过逻辑电路将输入开关、脉冲及输出LED灯、数码管和扬声器连接起来即可。 电路由主体电路和扩展电路两部分组成，主体电路主要由74LS175，即4D触发器来构成抢答锁存器，由主持人来控制74LS175的清零端。当清零端为高电平“1”时，选手开始抢答，最先按键的选手相应的LED发光二极管发光，并且扬声器发出声音，同时，由3个Q及门电路组成的锁存电路来控制其他选手再按键时不再起作用。 扩展电路主要包括秒脉冲发生电路和定时电路，并且在设计中加入了报警电路，以提示选手和观众。
经Proteus仿真软件验证抢答器原理图无误，可实现设计所要求功能。

关键词：三人智力竞赛抢答器、74LS175、脉冲、锁存器

目录
1 设计任务及要求 3
2 设定系统方案 3
3单元电路设计、参数计算和器件选择 4
3.1 抢答电路设计 4
3.2 定时电路设计 5
3.3报警电路设计 9
4完整的电路图及电路的工作原理 10
4.1完整电路图 10
4.2 工作原理 10
5 心得体会 11
参考文献 12
附录 13

三人智力竞赛抢答器
1 设计任务及要求
（1）设计一个供三人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，稍后的其他人按下开关则无效。抢答器具有显示功能，即选手按动按钮，相应的LED发光二极管发光，同时扬声器发出声音。
（2）主持人没有宣布抢答开始时，抢答不起作用。主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；
（3）计时器计时采用倒计数的方式，以加强现场气氛，增加紧迫感。若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。倒计数定时器的时间可以随意预置；电路具有回答问题时间控制功能，要求回答时间小于等于100秒（显示为99到0），当达到限定时间时，发出声响以示警告。
2 设定系统方案
电路大致可以由四个功能模块组成：以4D触发器74LS175为中心构成编码锁存系统电路部分，脉冲产生电路部分，倒计时显示电路部分，报警电路部分。在4D触发器构成的抢答锁存器中，由主持人来控制74LS175的清零端。当清零端为高电平“1”时，选手开始抢答，最先按键的选手相应的LED发光二极管发光，并且扬声器发出声音，同时，由三个非Q及门电路组成的锁存电路来控制其他选手再按键时不再起作用，这时抢答无效。
在脉冲产生电路部分中，用555定时器予以实现，通过调节电阻的阻值最后得到符合要求的脉冲，因为可以通过改变电阻电容微调频率，取代了用分频器对高频信号进行分频，从而使电路简单了。
在倒计时显示电路部分中，由计数器74LS192，数码管显示器组成。利用74LS192计数器作为倒计时的芯片，当主持人按下抢答按钮时，74LS192被置初始值，抢答时间开始倒计时，并通过74LS48编码器将即时时间进行编码，并送到数码管，显示此时的时间。假如在规定时间内无人抢答，即抢答时间为0时，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，抢答时间数码管显示为0，蜂鸣器鸣叫一秒；假如在规定时间内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，抢答时间停止倒计时，蜂鸣器鸣叫0.5秒，与此同时，回答时间开始倒计时，并通过74LS48编码器将即时时间进行编码，并送到数码管，显示此时的时间，若规定时间内选手没有回答完，则计数器停止倒计时，回答时间数码管显示为0，蜂鸣器鸣叫一秒。
在报警电路部分中，由555定时器和电阻电容接合成单稳态电路，产生所需要的脉冲，然后接入蜂鸣器构成。
3单元电路设计、参数计算和器件选择
3.1 抢答电路设计
抢答电路的功能有两个：一是能分辨出选手按按钮的先后，并锁存优先抢答者的编号，用LED发光二级管显示表示；二是要使其他选手的按钮操作无效。因此，选用4D触发器74LS175、四输入端与非门74LS20和六组反相器74LS04以及LED灯显示电路完成上述功能。
74LS175是常用的四上升沿D触发器集成电路，里面含有4组D触发器，可以用来构成寄存器，抢答器等功能部件。当清除端MR为低电平时，输出端Q为低电平。在时钟CP上升沿作用下，Q与数据端D相一致。当CP为高电平或低电平时，D对Q没影响。其引脚图及真值表如下图所示。

图1 74LS175的引脚图
表1 74LS175真值表

根据各芯片功能及抢答器的功能要求，抢答器电路如下所示

图2 抢答器电路
工作原理：图2三个按钮为三位选手的抢答开关，单刀开关为主持人控制开关。当主持人控制开关置于清零状态，即闭合时，清除端MR为低电平，输出端Q为低电平，于是LED灯灭，此时抢答电路不工作。当主持人控制开关置于开始状态，MR为高电平，74LS175的Q经四输入与非门(U3:A)输出接入到抢答按钮左边的公共端，按钮右边经反相器接到74LS175的输入端D，并且同时接到四输入与非门（U3：B)，再经两个反相器延时接到74LS175的时钟CLK端，抢答器处于等待工作状态。
若有选手（假设为1号选手）按动抢答开关（即按下按钮①瞬间），此时74LS175的输入端D0为高电平，74LS175的时钟CLK由低电平变为高电平，在上升沿的作用下，输出端Q0与输入端D0一致，即为高电平，1号对应的LED灯亮。同时，由于Q0为低电平，与非门（U3：A）输出为高电平，将按钮的公共端变为高电平，若此时按钮①还处于闭合状态，则与非门（U3：B）输出为低电平，使CLK变为低电平，此时74LS175处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。这就保证了抢答者优先性以及抢答电路的准确性。答题结束后，主持人开关置于清零状态，LED灯灭，一但恢复初始状态，以便进入下一轮抢答环节。

3.2 定时电路设计
设计要求抢答器具有定时功能，且节目主持人根据抢答题的难易程度，可设定一次抢答的时间（设为10s）和回答的时间（设为60秒）。设计中选用十进制同步加/减计数器74LS192进行设计，74LS192是具有置数和清零功能，其引脚图和逻辑图如图4所示，功能表如表2所示。

图3 74LS192引脚图和逻辑图
P0、P1、P2、P3——置数并行数据输入；
Q0、Q1、Q2、Q3——计数数据输出；
MR————————清零端；
PL————————置数端；
CPU ———————加法计数CP输入；
CPD ——————减法计数CP输入；
TCU ———————进位输出端；
TCD ———————借位输出端。
表2 74LS192功能表

根据设计要求，需要两片74LS192构成100进制减计数器。由功能真值表可知，只需将个位74LS192的借位输出端TCD与十位74LS192的CPD即可实现100进制减计数。值得注意的是，要使其实现减计数，CPU端口必须接高电平。本课程设计采用四片74LS192，其中两片控制抢答时间，另外两片控制回答时间。
计数器的时钟脉冲由秒脉冲电路提供。秒脉冲电路由555构成的多谐振荡器构成，如图5所示。多谐振荡器无需外加输入信号就能在接通电源自行产生矩形波输出。
图4 多谐振荡器
矩形波输出

因为周期为一秒，所以频率是1赫兹。图中电容的充放电时间分别是：
t1=R7×C2×ln2≈0.7（R7×C2）
t2=(R6+R7)×C2×ln2≈0.7(R6+R7)C2
所以555的3端输出的频率为： f=1/(t1+t2)≈1.43/[(2R6+R7)C2]
我们采用的电阻和电容值分别是：R6=15KΩ，R7=68KΩ，C2=10uf,满足上式，即得到的是秒脉冲。
由以上集成芯片设计的定时电路如图5所示。

图5 定时电路
工作原理：首先主持人根据题的难易程度改变拨码开关DSW1-4的状态，从而改变74LS192的输入端D3D2D1D0的电平来确定抢答时间（假定为10秒）和回答时间（假定为60秒），555构成秒脉冲产生电路为计时电路提供脉冲。抢答开始前主持人闭合开关，74LS192的置数端PL为低电平有效，处于置数状态，数码管显示定时时间。抢答开始，主持人打开开关，抢答计数器处于计数状态，555产生的秒脉冲与十位74LS192借位输出端（其初始状态为高电平）以及抢答按钮公共端的反相信号相与。计数器递减计数至00，十位74LS192借位输出端为低电平，计数器停止工作，产生报警。计时期间有人抢答，抢答减计数器停止计时，抢答显示器上显示此刻时间，同时，回答计数器开始计数，当计数器递减计数至00，计数器停止工作，产生报警。
3.3报警电路设计
由555定时器和电阻电容构成的报警电路如图6所示。图中555定时器用来构成单稳态电路。

图6 具有微分环节的555单稳态电路
工作原理:由于外界触发脉冲Ui加了进来，电路Uo由低电平变为高电平到再次变为低电平这段时间就是暂稳态时间。暂稳态时间Tw计算如下：

显然，改变定时元件R或C即可改变延时时间Tw。我们采用的电阻和电容值分别是：R=91KΩ，C=10uf, 满足上式，来产生1秒的延时时间；和R=47KΩ，C=10uf,来产生0.5秒的延时时间。3端的输出信号接扬声器，发出报警信号，当计数器为0时，扬声器发出1秒的声音；当有选手抢答时，扬声器发出0.5秒的声音。
4完整的电路图及电路的工作原理
4.1完整电路图
控制电路将抢答、定时电路进行连接后，构成了抢答器电路的整体设计，总电路图如图7所示
图7 完整电路图
图7 完整电路图
4.2 工作原理
下面介绍四路智力竞赛抢答器的使用原理。
首先是各个选手分别对应的按钮编号是①、②、③，抢答后选手对应的LED灯被点亮，扬声器发出0.5秒的响声。
然后是主持人对整个电路系统清零，将开关置于“清零”的位置，输出低电平，分为两路：一路与抢答计数器的十位74LS192借位输出端TCd相与后接到74LS175的清除端MR，当抢答计数器递减计数至00时，十位74LS192借位输出端为低电平，计数器停止工作，此时MR端为低电平，74LS175处于禁止工作状态，即实现预定时间内无人抢答，自动给出信号停止抢答，并产生报警；另一路低电平与四个计数器74LS192的PL端相连，使74LS192的置数端PL为低电平有效，处于置数状态，数码管显示定时时间。
接下来主持人根据题目的难易程度设置抢答时间和回答时间，此设定可以通过调节四个拨码开关，从而改变输入四片74LS192的四个输入端D3、D2、D1、D0的高低电平来进行（例如要设定抢答时间为10秒,就将抢答计数器十位的74192的D3、D2、D1、D0分别置位为0、0、0、1，而将个位的74LS192的D3、D2、D1、D0都置于0；要设定回答时间为60秒,就将回答计数器十位的74192的D3、D2、D1、D0分别置位为0、1、1、0，而将个位的74LS192的D3、D2、D1、D0都置于0）。当主持人宣读完题目说“开始”并将开关置于“开始”位置后，输出为高电平，此高电平有两路方向：一路输出到抢答计数器74LS192的LD端，使其处于高电平而开始减计数；还有一路与抢答计数器的十位74LS192借位输出端TCd相与后接到74LS175的清除端MR，使其处于高电平而开始工作。
当任意一个选手抢答时，假设为①号选手按动抢答开关，此时74LS175的输入端D0为高电平，74LS175的时钟CLK由低电平变为高电平，在上升沿的作用下，输出端Q0与输入端D0一致，即为高电平，1号对应的LED灯亮，同时扬声器发出0.5秒的响声，并且电路将信号锁存，74LS175处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。这就保证了抢答者优先性以及抢答电路的准确性。答题结束后，主持人开关置于清零状态，LED灯灭，一但恢复初始状态，以便进入下一轮抢答环节。
若到定时部分抢答计数器倒计时到00还无选手按动按钮的话，则抢答计数器十位74LS192的借位输出端TCd输出为低电平，停止计数，同时抢答不起作用，报警器报警。若有人抢答，定时部分回答计数器倒计时到00还未答完的话，报警器发出1秒报警声。
综上所述，所设计的电路基本可以实现要求中的功能。
5 心得体会
通过本次课程设计，不仅使我有效的巩固了本学期所学的数字电路的知识，还加深了我对锁存器、逻辑电路等的理解。并且在课程设计的过程中，我了解并掌握了用Proteus软件进行电路仿真，使我熟练掌握了数字芯片的性能和使用，这是我在课程设计之前没有想到的。而且，有些知识看着简单，实际运用起来还有一定难度，这促使我在今后的学习生活中勤动手，勤仿真，将所学的知识运用到实际中来。其次，本次课程设计也使我对数字电路的相关知识产生了浓厚的兴趣，例如一个秒脉冲电路，从芯片的选择，到电阻电容值得计算，都要求我们严谨。要想实现预期的功能，就要选择合适的电子元器件，设计出符合要求的电路，毕竟课本上的知识都是抽象的，只有学以致用，才能真正理解并掌握它。
感谢李鹏老师这半年来教给我们数字电路的相关知识，带领我们做了一系列实验。感谢老师在课程设计的过程中给予我们的帮助，感谢研究所的学长学姐在此期间对我的支持和鼓励。本次课程设计使我受益匪浅，知识和技能方面都得到了大幅度提升，这都将激励我在今后的学习生活中勤动手、勤实践，加强思考和解决问题的能力。

参考文献
[1] 康华光.电子技术基础数字部分.北京：高等教育出版社，2014.
[2] 李维，王启林，李鹏.数字电路实验及课程设计.大连：大连理工大学出版社，2014.
[3] 李哲英.电子技术及其应用基础（数字部分）.北京：高等教育出版社，2009.
[4] 王金明.数字系统设计与Verliog HDL.北京：电子工业出版社，2009.
[5] 王小海，祁才君，阮秉涛.集成电子技术基础教程（下）.北京：高等教育出版社，2008.
附录
附录A：系统电路原理图

元器件名称
数量：（个）
共阴数码管
4
74LS48
4
74LS175
1
74LS192
4
74LS20
1
74LS11
1
74LS04
2
74LS08
1
7432
1
555
3
蜂鸣器
1
LED发光二极管
3
拨码开关DIPSWC_4
4
排阻RESPACK-8
2

电阻
1K
4
15K
1
47K
1
68K
1
91K
1
200K
2

电容
100nF
3
10uF
3
0.1uF
2
附录B：元器件清单
14