第6-门电路与逻辑代数.pptx

第第第第6 6章章章章 门电路与逻辑代数门电路与逻辑代数门电路与逻辑代数门电路与逻辑代数学习要点学习要点门电路的逻辑符号、逻辑功能门电路的逻辑符号、逻辑功能和表示方法和表示方法逻辑代数的基本运算、基本公逻辑代数的基本运算、基本公式和定理式和定理逻辑函数的表示与化简方法逻辑函数的表示与化简方法数字电路的特点数字电路的特点二进制、二进制与十进制的相二进制、二进制与十进制的相互转换互转换第第第第6 6章章章章 门电路与逻辑代数门电路与逻辑代数门电路与逻辑代数门电路与逻辑代数6.1 数字电路概述数字电路概述6.2 分立元件门电路分立元件门电路6.3 集成门电路集成门电路6.4 逻辑代数逻辑代数6.1 数字电路概述数字电路概述6.1.1 数字信号与数字电路数字信号与数字电路模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。（3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。数字电路的特点数字电路的特点（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。6.1.2 数制及其转换数制及其转换（2）基 数：进位制的基数，就是在该进位制中可能用到的数码个数。（3）位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。一、数制一、数制数码为：09；基数是10。运算规律：逢十进一，即：9110。十进制数的权展开式：1、十进制、十进制103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 1022、二进制、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1110。二进制数的权展开式：如：(101.01)2 122 0211200211 22(5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0，0.1=0，1.0=0，1.1=1运算运算规则规则各数位的权是的幂各数位的权是的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。3、十六进制、十六进制数码为：09、AF；基数是16。运算规律：逢十六进一逢十六进一逢十六进一逢十六进一，即：F110。十六进制数的权展开式：如：(D8.A)2 13161 816010 161(216.625)10各数位的权是各数位的权是16的幂的幂二、数制转换二、数制转换1、二进制数与十六进制数的相互转换、二进制数与十六进制数的相互转换1 1 1 0 1 0 1 0 0.0 1 10 0 00 (1D4.6)16=1010 1111 0100.0111 0110(AF4.76)16 二进制数与十六进制数的相互转换，按照每每每每4 4位二进制数位二进制数位二进制数位二进制数对应于一位十六进制数对应于一位十六进制数对应于一位十六进制数对应于一位十六进制数进行转换。十进制整数转换为二进制采用除基取余法除基取余法除基取余法除基取余法，先得到的余数为低位，后得到的余数为高位。所以：(44)10(101100)22、十进制数转换为二进制数、十进制数转换为二进制数 用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码编码编码编码。用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码代码代码代码。数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421码。6.1.3 编码编码6.2 分立元件门电路分立元件门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。逻辑0和1：电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。6.2.1 基本逻辑关系及其门电路基本逻辑关系及其门电路1 1、与逻辑和与门电路与逻辑和与门电路当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑与逻辑。实现与逻辑关系的电路称为与门与门。F=AB与门的逻辑功能可概括为：输入有与门的逻辑功能可概括为：输入有与门的逻辑功能可概括为：输入有与门的逻辑功能可概括为：输入有0 0 0 0，输出为，输出为，输出为，输出为0 0 0 0；输入全输入全输入全输入全1 1 1 1，输出为，输出为，输出为，输出为1 1 1 1。F=AB逻辑与（逻辑乘）的运算规则运算规则运算规则运算规则为：与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。2 2、或逻辑和或门电路或逻辑和或门电路在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑或逻辑。实现或逻辑关系的电路称为或门或门。F=A+B或门的逻辑功能可概括为：输入有或门的逻辑功能可概括为：输入有或门的逻辑功能可概括为：输入有或门的逻辑功能可概括为：输入有1 1 1 1，输出为，输出为，输出为，输出为1 1 1 1；输入全输入全输入全输入全0 0 0 0，输出为，输出为，输出为，输出为0 0 0 0。F=A+B逻辑或（逻辑加）的运算规则运算规则运算规则运算规则为：或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。3 3、非逻辑和非门电路非逻辑和非门电路决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑非逻辑非逻辑非逻辑。实现非逻辑关系的电路称为非门非门非门非门，也称反相器反相器反相器反相器。输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。逻辑非（逻辑反）的运算规则运算规则运算规则运算规则为：4 4、复合门电路复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。由与门和非门构成与非门。（1 1）与非门与非门与非门的逻辑功能可概括为：输入有与非门的逻辑功能可概括为：输入有与非门的逻辑功能可概括为：输入有与非门的逻辑功能可概括为：输入有0 0 0 0，输出为，输出为，输出为，输出为1 1 1 1；输入全；输入全；输入全；输入全1 1 1 1，输出为，输出为，输出为，输出为0 0 0 0。由或门和非门构成或非门。（2 2）或）或非门非门或非门的逻辑功能可概括为：输入有或非门的逻辑功能可概括为：输入有或非门的逻辑功能可概括为：输入有或非门的逻辑功能可概括为：输入有1 1 1 1，输出为，输出为，输出为，输出为0 0 0 0；输入全；输入全；输入全；输入全0 0 0 0，输出为，输出为，输出为，输出为1 1 1 1。由与门、或门和非门构成与或非门。（3 3）与或）与或非门非门6.3.1 TTL门电路门电路6.3 集成门电路集成门电路1 1、TTLTTL与非门与非门输入信号不全为1：如uA=0.3V，uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，V2、V5截止，V3、V4导通忽略iB3，输出端的电位为：输出F为高电平1。uF50.70.73.6V3.6V3.6V输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，V2、V5导通，V3、V4截止输出端的电位为：uF=UCES0.3V输出F为低电平0。功能表功能表真值表真值表逻辑表达式：逻辑表达式：输入有输入有0，输出为，输出为1；输入全；输入全1，输出为，输出为0。内含4个两输入端的与非门，电源线及地线公用。内含两个4输入端的与非门，电源线及地线公用。2 2、TTLTTL三态门三态门E0时，二极管VD导通，三极管V1基极和V2基极均被钳制在低电平，因而V2V5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。E1时，二极管D截止，三态门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：F=A，A0时F1，为高电平；A1时F0，为低电平。（1）uA0V时，VN截止，VP导通。输出电压uFVDD10V。（2）uA10V时，VN导通，VP截止。输出电压uF0V。6.3.2 CMOS门电路门电路1 1、CMOS S非非门门A、B当中有一个或全为低电平0时，VN1、VN2中有一个或全部截止，VP1、VP2中有一个或全部导通，输出F为高电平1。只有当输入A、B全为高电平1时，VN1和VN2才会都导通，VP1和VP2才会都截止，输出F才会为低电平0。2 2、CMOS S与非与非门门只要输入A、B当中有一个或全为高电平1，VP1、VP2中有一个或全部截止，VN1、VN2中有一个或全部导通，输出F为低电平0。只有当A、B全为低电平0时，VP1和VP2才会都导通，VN1和VN2才会都截止，输出F才会为高电平1。3 3、CMOS S或非或非门门6.4 逻辑代数逻辑代数将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。6.4.1 逻辑代数的公式和定理逻辑代数的公式和定理（2）基本运算（1）常量之间的关系分别令分别令A=0及及A=1代入这些公式，即代入这些公式，即可证明它们的正确性。可证明它们的正确性。（3）基本定理利用真值表很容易证利用真值表很容易证明这些公式的正确性。明这些公式的正确性。如证明如证明AB=BA：(A+B)(A+C)=AA+AB+AC+BC分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC=A+AB+AC+BCAA=AAA=A=A(1+B+C)+BC分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC=A+BCA+1=1A+1=1证明分配率：A+BA=(A+B)(A+C)证明：证明：分配率分配率A+BC=(A+B)(A+C)A+BC=(A+B)(A+C)A+A=1A+A=1A A1=11=1逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、逻辑图和波形图。只要知道其中一种表示形式，就可转换为其它几种表示形式。6.4.2 逻辑函数的表示方法逻辑函数的表示方法1 1、真值表真值表真值表真值表真值表真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。真值表列写方法真值表列写方法真值表列写方法真值表列写方法：每一个变量均有0、1两种取值，n个变量共有2i种不同的取值，将这2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。例如，要表示这样一个函数关系：当3个变量A、B、C的取值中有偶数个1时，函数取值为1；否则，函数取值为0。此函数称为判偶函数，可用真值表表示如下。表达式列写方法表达式列写方法表达式列写方法表达式列写方法：取F=1的组合，输入变量值为1的表示成原变量，值为0的表示成反变量，然后将各变量相乘，最后将各乘积项相加，即得到函数的与或表达式。2 2、逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。由由由由逻逻逻逻辑辑辑辑表表表表达达达达式式式式列列列列真真真真值值值值表表表表的的的的方方方方法法法法：把输入变量各种组合的取值分别代入逻辑表达式中进行运算，求出相应的逻辑函数值，即可列出真值表。如函数：3 3、逻辑图逻辑图逻辑图逻辑图逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。4 4、波形、波形图图波形图波形图波形图波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。1 1 05 5、卡诺、卡诺图图卡诺图卡诺图卡诺图卡诺图：将逻辑函数真值表中的各行排列成矩阵形式，在矩阵的左方和上方按照格雷码的顺序写上输入变量的取值，在矩阵的各个小方格内填入输入变量各组取值所对应的输出函数值，这样构成的图形就是卡诺图。如函数：在变量A、B、C的取值分别为000、011、101、110所对应的小方格内填入1，其余小方格内填入0（也可以空着不填），便得到该函数的卡诺图。异或函数：4变量函数：例例 某逻辑函数的真值表如表所示，试用其他4种方法表示该逻辑函数。解解 逻辑表达式：逻辑图：波形图：波形图：例例2 2 某逻辑函数的卡诺图如图所示，试用其他4种方法表示该逻辑函数。解解 写逻辑表达式：列真值表：画波形图：画卡诺图：6.4.3 逻辑函数的化简逻辑函数的化简利用公式利用公式利用公式利用公式1 1，将两项合并为一项，并消去一个变量。，将两项合并为一项，并消去一个变量。，将两项合并为一项，并消去一个变量。，将两项合并为一项，并消去一个变量。若若两两个个乘乘积积项项中中分分别别包包含含同同一一个个因因子子的的原原变变量量和和反反变变量量，而而其其他他因因子子都都相相同同时时，则则这这两两项项可可以以合合并并成成一一项项，并并消消去去互互为为反反变变量量的的因因子子。运用摩根定律运用分配律运用分配律逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。1 1、公式法、公式法如如果果乘乘积积项项是是另另外外一一个个乘乘积积项项的的因因子子，则则这这另另外外一一个个乘乘积积项项是是多多余余的的。运用摩根定律利用公式，消去多余的项。利用公式，消去多余的项。利用公式，消去多余的项。利用公式，消去多余的项。利用公式，消去多余的变量。利用公式，消去多余的变量。利用公式，消去多余的变量。利用公式，消去多余的变量。如如果果一一个个乘乘积积项项的的反反是是另另一一个个乘乘积积项项的的因因子子，则则这这个个因因子子是是多多余余的的。利用公式（），为某一项配上其所缺的变量，以利用公式（），为某一项配上其所缺的变量，以利用公式（），为某一项配上其所缺的变量，以利用公式（），为某一项配上其所缺的变量，以便用其它方法进行化简。便用其它方法进行化简。便用其它方法进行化简。便用其它方法进行化简。利用公式，为某项配上其所能合并的项。利用公式，为某项配上其所能合并的项。利用公式，为某项配上其所能合并的项。利用公式，为某项配上其所能合并的项。2 2、卡诺图法、卡诺图法利用卡诺图化简逻辑函数可按以下步骤进行：（1）将逻辑函数正确地用卡诺图表示出来。（2）将取值为1的相邻小方格圈成矩形或方形。相邻小方格包括最上行与最下行同列两端的两个小方格，以及最左列与最右列同行两端的两个小方格。所圈取值为1的相邻小方格的个数应为2n（、1、2、3、），即1、2、4、8、，不允许3、6、10等。（3）圈的个数应最少，圈内小方格个数应尽可能多。每圈一个新的圈时，必须包含至少一个在已圈过的圈中没有出现过的小方格，否则重复而得不到最简单的表达式。每个取值为1的小方格可被圈多次，但不能漏掉任何一个小方格。（4）将各个圈进行合并。含2个小方格的圈可合并为一项，并消去1个变量；含4个小方格的圈可合并为一项，并消去2个变量；以此类推，含2n个小方格的圈可合并为一项，并消去n个变量。若圈内只含一个小方格，则不能化简。最后将合并的结果相加，即为所求的最简与或表达式。例例 将下示函数用卡诺图表示并化简。（1）画卡诺图（2）画圈合并（3）相加例例 用卡诺图化简函数：CAB例例 用卡诺图化简函数：多余项多余项多余项多余项