逻辑电路的设计加法器.pptx
《逻辑电路的设计加法器.pptx》由会员分享,可在线阅读,更多相关《逻辑电路的设计加法器.pptx(62页珍藏版)》请在咨信网上搜索。
1、复习上次课内容复习上次课内容组合逻辑电路组合逻辑电路由各种门电路组成的,用由各种门电路组成的,用于实现某种功能的复杂逻辑电路;于实现某种功能的复杂逻辑电路;组合逻辑电路分析组合逻辑电路分析给出组合逻辑电路图,给出组合逻辑电路图,分析其逻辑功能;分析其逻辑功能;组合逻辑电路设计组合逻辑电路设计根据要求根据要求把实际把实际问题转化为逻辑问题问题转化为逻辑问题,根据题意,根据题意写出逻辑表达式并化简,最后画出逻辑电路写出逻辑表达式并化简,最后画出逻辑电路图。图。4.4.1 加法器加法器1 1 0 11 0 0 1+回顾:回顾:A=1101,B=1001,计算计算A+B011010011请同学们思考以
2、下两个问题请同学们思考以下两个问题:1、各位上的运算有何不同之处?、各位上的运算有何不同之处?2、只考虑某一位数相加,用逻辑电路实现,分别有几个、只考虑某一位数相加,用逻辑电路实现,分别有几个输入端和输出端?输入端和输出端?加法器加法器加法运算的基本规则加法运算的基本规则:(1)逢二进一。)逢二进一。(2)最低位是两个数最低位的叠加,不需)最低位是两个数最低位的叠加,不需考虑进位。考虑进位。(3)其余各位都是三个数相加,包括加数、)其余各位都是三个数相加,包括加数、被加数和低位来的进位。被加数和低位来的进位。(4)任何位相加都产生两个结果:本位和)任何位相加都产生两个结果:本位和向高位的进位。
3、向高位的进位。加法器加法器1.半加器半加器:实现最低位加运算的逻辑电路实现最低位加运算的逻辑电路.半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位(1)逻辑转换逻辑转换A-加数;加数;B-被加数;被加数;S-本位和;本位和;C-进位。进位。真值表真值表加法器加法器(2)(2)列出真值表列出真值表S=AB+AB=A BC=AB半加器半加器真值表真值表加法器加法器(3)逻辑表达式逻辑表达式S=AB+AB=A BC=AB(4)画半加器逻辑电路图画半加器逻辑电路图A&1BSC半加器半加器ABSCABCSHA逻辑符号逻辑符号加法器加法器2、一位全加器、一位全加器 An-加数;加数;Bn-被加数;
4、被加数;Cn-1-低位的进位;低位的进位;Sn-本位和;本位和;Cn-进位。进位。逻辑转换逻辑转换逻辑状态表逻辑状态表AnBnCn-1SnCn0000000110010100110110010101011100111111加法器加法器加法器(加法器(3 3)表达式:表达式:ABCI000111100010111010 ABCI000111100001010111画出逻辑图画出逻辑图(Cn表达式采用与非式表达式采用与非式)=1=1AnBnCn-1SnAnBnCn-1(An Bn)C n1Sn=Cn-1 (An Bn)C n=AnBn+Cn-1(An Bn)=AnBn Cn-1(An Bn)逻辑符
5、号逻辑符号AnBnCn-1SnCn COCI低位向本位的进位低位向本位的进位本位向高位的进位本位向高位的进位本位和本位和本位加数本位加数 1AnBnCn-1SnCn CO CO加法器加法器讨论:由两个半加器可以构成一个一位全加器讨论:由两个半加器可以构成一个一位全加器An BnAn BnAn BnAn Bn Cn-1(An Bn)Cn-1An Bn+(An Bn)Cn-1全加器全加器AnBnCn-1FnCn3、多位全加器、多位全加器例:用例:用4个全加器构成一个个全加器构成一个4 位二进制加法器位二进制加法器 C0C3A0A3A2A1B0B1B3B2F0F1F2F374LS83加法器加法器加法
6、器(加法器(5 5)u多位加法器多位加法器例例:四位串行进位加法器:四位串行进位加法器结构简单,加数、被加数并行输入,和数并行输出;结构简单,加数、被加数并行输入,和数并行输出;各位全加器间的进位需串行传递,速度较慢。各位全加器间的进位需串行传递,速度较慢。串行进位加法器串行进位加法器并行进位加法器并行进位加法器特点特点加法器(加法器(6 6)例例:四位并行进位加法器:四位并行进位加法器进位进位电路电路进位进位电路电路进位进位电路电路 各位的进位输出信号只各位的进位输出信号只与两个相加数有关,而与与两个相加数有关,而与低位进位信号无关。低位进位信号无关。并行加法器的进位产生与传递并行加法器的进
7、位产生与传递进位链的概念:进位链的概念:并行加法器中的每一个全加器都有一个并行加法器中的每一个全加器都有一个从低位送来的进位输入和一个传送给高从低位送来的进位输入和一个传送给高位的进位输出。我们把构成进位信号产位的进位输出。我们把构成进位信号产生和传递的逻辑网络称为生和传递的逻辑网络称为进位链进位链。进位链上每一位的进位表达式为:进位链上每一位的进位表达式为:Ci=AiBi+(AiBi)Ci-1 设设 Gi=AiBi,称为称为进位产生函数进位产生函数Pi=AiBi,称为称为进位传递函数进位传递函数 进位表达式进位表达式 Ci=Gi+PiCi-1加法器(加法器(7 7)四位加法器各位的进位为:四
8、位加法器各位的进位为:3 3、并行加法器的快速进位、并行加法器的快速进位展开展开C1=G1+P1C0;C2=G2+P2C1;,Cn=Gn+PnCn-1 得关系式:得关系式:C1=G1+P1C0 C2=G2+P2C1=G2+P2G1+P2P1C0 C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 以以上上进进位位输输出出只只与与Gi、Pi以以及及最最低低进进位位C0有有关关,而而且且不不依依赖赖于于其其低低位进位位进位Ci-1的输入,因此各级进位可以同时产生,形成的输入,因此各级进位可
9、以同时产生,形成并行进位并行进位。串行进位的时间延迟串行进位的时间延迟其中其中:C1=G1+P1C0 C2=G2+P2C1 Cn=Gn+PnCn-1串行进位的并行加法器,总的延迟时间正比于字长,串行进位的并行加法器,总的延迟时间正比于字长,字长越长,总延迟时间也越长。字长越长,总延迟时间也越长。若一位进位需若一位进位需2ty时间,完成时间,完成n位进位就需要位进位就需要2nty.要提高加法运算速度,必须改进进位方式。要提高加法运算速度,必须改进进位方式。并行进位的特点并行进位的特点并行进位的特点是各级进位信号同时形成,与并行进位的特点是各级进位信号同时形成,与字长无关,提高了整体运算速度字长无
10、关,提高了整体运算速度。并行进位又。并行进位又叫先行进位。叫先行进位。最长延迟时间仅为最长延迟时间仅为2ty。随着加法器位数的增加,随着加法器位数的增加,Ci的逻辑表达式会变的逻辑表达式会变得越来越长,输入变量会越来越多,电路结构得越来越长,输入变量会越来越多,电路结构也会变得越来越复杂,导致电路实现也越来越也会变得越来越复杂,导致电路实现也越来越困难。困难。加法器(加法器(8 8)例例1:设计一位全减器,并利用全加器实现。:设计一位全减器,并利用全加器实现。全 减 器0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10011111001000011真值表真值表如
11、下:如下:低位借位低位借位借位借位被减数被减数 减数减数 差差 解:解:逻辑式逻辑式为:为:加法器(加法器(9 9)和和/差差进位进位/借位借位全加器全加器全减器全减器全加器与全减器的全加器与全减器的比较比较:FA11由全加器实现由全加器实现的全减器电路的全减器电路加法器(加法器(1010)“1”11111被减数被减数减数减数借位借位差差例例2:利用四位全加器实现四位全减器。:利用四位全加器实现四位全减器。两个多位数相减,可以用补码相加来实现。两个多位数相减,可以用补码相加来实现。A-B=A+B补补=A+B反反+1做减法时M=l,相当于在加法器的最低位上加1.另外图中左边还表示出单符号位法的溢
12、出检测逻辑:当Cn=Cn-1时,运算无溢出;而当CnCn-1时,运算有溢出,经异或门产生溢出信号.例:用加法器实现两个例:用加法器实现两个8421BCD码码十进制数加法运算。十进制数加法运算。在十进制运算时,当相加二数之和大于9时,便产生进位。在二数相加的和数小于等于9时,十进制运算的结果是正确的;而当相加的和数大于9时,结果不正确。由于由于4位二进制数相加是逢十六进一,而位二进制数相加是逢十六进一,而8421码相加是逢十进一,用码相加是逢十进一,用4位全加器构成位全加器构成8421码加法器时,必须解决码加法器时,必须解决“逢十六进一逢十六进一变成逢十进一变成逢十进一”的问题。的问题。“逢十六
13、进一变成逢十进一逢十六进一变成逢十进一”6+7=13 加加6修正修正 非法码非法码8+9=17 加加6 需要加需要加6修正情况:修正情况:和在:和在1015之间,之间,:有进位有进位Co。BCD(8421)码加法器电路设计)码加法器电路设计 F0011用与非门实现时用与非门实现时3.3 3.3 常用的逻辑电路常用的逻辑电路例:试用两片例:试用两片4 4位超前进位加法器位超前进位加法器74LS28374LS283构成一个构成一个8 8位位加法器。加法器。解:低位芯片的高位进位输出端接高位芯片的低位进解:低位芯片的高位进位输出端接高位芯片的低位进位输入端。位输入端。高位高位低位低位加法器的应用(1
14、)用4位加法器构成余3码到8421码的转换器部分门电路及其传输延迟时间解:解:逻辑抽象逻辑抽象输入变量:输入变量:1 13 3号生产线以号生产线以A A、B B、C C表示,表示,生产线开工为生产线开工为1 1,停工为,停工为0 0;输出变量:输出变量:1 12 2号发电机以号发电机以Y1Y1、Y2Y2表示,表示,发电机启动为发电机启动为1 1,关机为,关机为0 0;逻辑真值表逻辑真值表例例1 1:某工厂有三条生产线,耗电分别为:某工厂有三条生产线,耗电分别为1 1号线号线10kW10kW,2 2号线号线20kW20kW,3 3号号线线30kW30kW,生产线的电力由两台发电机提供,其中,生产
15、线的电力由两台发电机提供,其中1 1号机号机20kW20kW,2 2号机号机40kW40kW。试设计一个供电控制电路,根据生产线的开工情况启动发电机,。试设计一个供电控制电路,根据生产线的开工情况启动发电机,使电力负荷达到最佳配置。使电力负荷达到最佳配置。逻辑函数式逻辑函数式卡诺图化简卡诺图化简 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 与或式:与或式:与非与非式:与非与非式:逻辑电路图逻辑电路图与或式与或式与非与非式与非与非式例例2:有一大水箱由:有一大水箱由Y YS S、Y YL L两台水泵供水,水箱中设置了三两台水泵
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 逻辑电路 设计 加法器
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【w****g】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【w****g】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。