基于FPGA的数字存储示波器的设计.doc
《基于FPGA的数字存储示波器的设计.doc》由会员分享,可在线阅读,更多相关《基于FPGA的数字存储示波器的设计.doc(39页珍藏版)》请在咨信网上搜索。
1、天津职业技术师范大学TianjinUniversity of Technology and Education毕 业 设 计专业:应用电子技术教育班级学号:学生姓名:指导教师:二一 一年 六 月天津职业技术师范大学本科生毕业设计基于FPGA的数字存储示波器的设计Design a digitaloscillograph based on FPGA专业班级:学生姓名:指导教师:学 院:电子工程学院年月摘 要本文介绍了一台以FPGA为处理核心的双通道数字存储示波器的设计。设计中模拟通道采用OPA657为阻抗变换缓冲级,提供1T的输入阻抗,VCA824作为增益控制实现了宽带宽,宽范围输出。再由THS4
2、500驱动 ADC ADS831,实现了80Msamp/s采样率,模拟通道的带宽限制为10MHz。数字处理采用SOPC技术,在FPGA内部构建采样FIFO,及数据流触发及分析逻辑,FPGA内建的以NiosII为核心作为处理核心.此示波器的单通道存储深度为8Ksamp,波形刷新率为15帧每秒,具有一定的实时性。操作界面采用TFT240X320显示波形,全触摸控制。波形移动拉伸还有其他控制都通过触摸滑动触摸屏,带来了不一样的操作感受。示波器的制作成模块化功能板,分为模拟通道,控制板,数字核心板,显示控制板。示波器的硬件也成为了一个高速数据采样的开发平台。关键词:示波器;FPGA;增益控制;触发电路
3、;触摸屏ABSTRACTThis paper introduces a for processing the core with FPGA dual channel digital storage oscilloscope design. By simulating the channel OPA657 design for impedance transformation buffer level, provide the input impedance 1T,VCA824 as gain control realized broadband wide, wide range output.
4、 By THS4500 drive ADC ADS831 again, realized 80Msamp/s sampling rate, simulation channel bandwidth limitations for 10MHz。 Digital processing with the SOPC technology, The FPGA internal construction, and data sampling FIFO flow trigger and analysis of logic, The FPGA builtin to NiosII as the core as
5、processing core。 The depth of the single channel storage oscilloscope for 8Ksamp, waveform refresh rate of 15 frames per second, has certain realtime。 By TFT240X320 operation interface, the touch display waveform control. Waveform tensile and other control movement by touching sliding touch-screen,
6、brought different operating experience。 Oscilloscope production into modular function board, divided into analog channels, control panel, digital core board, display panel. Oscilloscope hardware also became a high-speed data sampling development platform。Key Words:Oscilloscope; FPGA; Gain control; T
7、rigger circuit; Touch screenI目 录1项目背景 1 -1。1示波器简介- 1 1。2示波器发展现状- 2 -2数字存储示波器实现方案 3 -2。1总体构架方案 3 -2。2模拟前端方案 4 -2。2。1阻抗变换方案 5 2.2.2增益控制方案 6 -2。2.3ADC驱动方案 7 -2。2。4抗混叠滤波处理 8 2。2。5直流偏移方案 10 2。2。6触发方案- 10 2.3ADC方案 13 2。4FPGA数字处理系统板- 14 -2.5电源电路- 15 2。6显示和接口方案 16 -3硬件SOC及软件的实现基础173。1自定义功能模块及SOPC系统组成173。2软件
8、开发环境213。3示波器应用软件构建模式224项目测试验证234.1模拟通道性能测试234.1。1模拟带宽234。1.2垂直精度244。1。3水平精度244。1。4输入范围244.1。5输入阻抗244。2波形测试245结论275.1项目技术总结275.1.1阻抗变换和探头技术275。1.2增益控制275。1。3触发波形275.1.4ADC技术275.1。5数据处理技术285。1。6操控程序构建285.1。7新的操控理念285.2技术之外的感触286附件296.1原理图及PCB296。2程序34参考文献50致谢5116天津职业技术师范大学2011届本科生毕业设计1 项目背景1.1 示波器简介示波
9、器是一种能够把电路信号从时域的维度展现在屏幕上的仪器,也因此功能示波器成为最常用的测量测试仪器之一。示波器的纵轴方向被电压值所度量,横轴则度量着信号的时间属性.显示在屏幕的图像我们形象地称之为“波形”。而为了方便观察波形,示波器还需要能够设置这两个度量的档位和偏移,即有了垂直刻度,垂直偏移,时间刻度,水平偏移。有了这4个设置旋钮我们可以方便观察波形的各个细节。不过不要忽略观察波形的一个重要特性,那就是触发。触发的作用是等待信号的某些特征才开始显示波形。最简单和常用的触发条件是等待上升的波形穿越某个设定的点。有了以上几个基本设置操作就可以构成一个简单的示波器。模拟示波器的构成:图 1-1 模拟示
10、波器的构成 模拟示波器的构成如图1-1,通过把处理过的信号加在示波管的垂直方向,用锯齿波加在波器管的水平方向来演绎时间。通过触发电路来开启锯齿波从而触发波形。这样的实现方式存在着几个不够理想的缺陷。首先波形是靠眼睛看,偶发性的波形看到了就算看到了,没看到可没有第二次机会.其次示波管的余辉时间太短,对于变化比较缓慢的波形,仅仅靠放慢扫描速度也是看不到波形的全貌的。因为波形过早地消失了。具有存储功能的模拟示波器成为了高级仪器。图 12 数字示波器的组成新型示波器数字存储示波器改进型的模拟示波器开始有了数字的踪影,也有了数字示波器的雏形。其结构如图1-2.数字示波器除了模拟前端还保持模拟的模拟的方式
11、处理信号其他处理都采用了数字化技术,大量地采用ADC和DAC技术,连控制波形的偏移和放大也数字化了,不仅如此,显示部件也采用了液晶屏幕。除了显示波形以外还能显示出更多的参数信息,如频率,幅值,上升时间等众多测量参数。1.2 示波器发展现状目前在国内的大部分实验室使用的是快要过时的模拟示波器,其带宽都在100MHz以下,而同样带宽的数字示波器的价格则在万元左右。而世界上对低端示波器的定义在300MHz,大家使用100MHz的示波器而没有选更高主要原因是数字示波器的核心技术被外国企业所垄断。Tek,Fluke,Agilent,力科等示波器制造商几乎占据了国内的数字示波器的市场。不仅如此,因为技术被
12、垄断,外国公司把售价抬得很高,远高于示波器的制造成本.2 数字存储示波器实现方案本章节详细讨论了数字示波器各部分的实现方案,通过对方案的讨论引出了示波器的技术构成和技术目标。2.1 总体构架方案数字示波器一般构成如图21。图 21 数字示波器框图来自探头的信号首先经过无源衰减然后进行阻抗变换(即缓冲),之后信号具有的一定的驱动能力,再经过可变增益的放大或衰减调整到适合ADC采样的幅值,为了能在屏幕上移动波形,信号在增益调整之后添加一个偏移量在有ADC驱动电路输入给ADC芯片,ADC是数据采样的核心,经过高速采样的信号变成了数据流,通过数据存储电路把大量的波形数据存储起来.采样部分告一段落。数据
13、存储器的数据能通过数据总线读写。控制核心通过分析触发条件挑选存储波形中合适的部分或全部数据处理成现实波形.而所有控制的命令始于控制面板,用户设置好的各种参数通过操作面板采集到控制核心,控制核心把这些控制参数转换成合适不同逻辑设置和模拟电压。例如我们控制波形上下移动将会被控制核心转换成控制DAC产生偏移电压加载在进入ADC前的模拟信号中.模拟通道在很宽的不同带宽指标下结构并没有太多的变化,而不同的带宽指标通过不同的性能的模拟芯片实现。而示波器带宽指标不同就不能用单一的一种数据处理结构来处理数据。举个例子,在10MHz采样时钟下的数据流我们可以用74系列的芯片对数据锁存并存入单片FIFO,而如果采
14、样时钟上升到了1GHz,对ADC数据流的处理就只能用FPGA及定制芯片来接受和存储了数据流。1GHz的采样时钟并不是随意虚高的数值,即使采样率达到了1GHz,示波器的理论带宽最高为500MHz,而实际应用中只能做到200MHz模拟带宽。这也是低端示波器的带宽性能。在数字示波器中后端数字处理的框架决定了整个示波器的性能。我们有必要先讨论一下数字示波器的数字处理框架。FPGA还有一个强大的功能就是在其大规模的逻辑资源的基础上构建SOPC系统。SOPC系统是ALTERA公司首先提出来了,其含义是可编程片上系统。即在一个块FPGA实现系统的整个功能。其实现的基础是处理器软核和外围数字部件。SOPC系统
15、的意义在于构建简单快速,处理系统的构建风险降低了,开发周期也将缩短。而且构建相当地灵活,我们可以按照自己的意愿设计添加专用处理组件,无缝的结合在CPU系统中。举个例子,如果我们需要一个FFT处理,我们可以先构建一个FFT处理硬件,在借助SOPC 构建软件我们可以为FFT定制一条汇编指令,在C/C+中生成C的宏指令.这样我们在C环境中调用一条指令就可以完成FFT运算。而SOPC系统可以利用FPGA剩余的逻辑资源实现其他在原来FPGA实现的逻辑电路,而不受到太多的影响。2.2 模拟前端方案不管是数字示波器还是模拟示波器,在模拟前端的结构上面是不需要有区别的。模拟前端的任务都是把信号的幅值和偏移调整
16、到需要的水平。主要是两个参数的调整,调整幅值即是变化通道中的增益,而偏移量是通过加上一个直流分量实现偏移。所以我们可以用图22的框图预览模拟前端的结构.图 22 模拟前端组成框图模拟前端可以讨论的技术点有很多,其中的很多技术也是关键技术.下面我分开讨论一下模拟前端的各个技术组成.2.2.1 阻抗变换方案示波器测量电路是需要在电路中截取信号,同时要尽量减少对信号的影响。加大模拟前端的输入电阻,减少输入电容,是示波器首先应该解决的问题.阻抗变换电路能提供一个大的输入电阻,小的输入电容通路,同时提供一个小的输入电阻大的驱动电流的输出。这个输出提供给后级电路就不需要担心信号变形。输入信号和输入信号通常
17、不需要放大或衰减.但是阻抗变换电路存在一些技术难点。阻抗变换要至少要同时达到5个指标。1,大的输入电阻,通常在G级,2,小的输入电容,小于5pF,3,高的通频带,对于一个100MHz带宽的示波器,因为每一级都在消耗带宽,阻抗变换的通带要在200MHz以上,才能保证进入ADC的信号高于100MHz带宽。4,高的摆率,摆率和带宽有着紧密的联系,但是高的带宽不一定意味着高的摆率,因为大多数运放的小信号带宽比大信号带宽高很多,大信号的带宽更能体现摆率的意义。更大的摆率意味着更快的变化速度,这样你才能看到类似阶跃的信号。5,输入输出电压范围,输入电压范围会直接影响后级增益分配,而增益和带宽有一定的互斥关
18、系。阻抗变换的输入范围会间接影响带宽指标。如果说单独满足上述技术要求那设计的难度并不大,而要同时满足以上性能.就有难度了。现在集成运放的研究与以往相比取得了长足的进步,现在我们可以轻松的买到带宽超过1GHz的运放。电流反馈型运放测有着更高的带宽性能。如果能找到一款高速且具有高输入阻抗的运放,把它设置成Gain=1,那么阻抗变换变得很简单。而现在就有这样的运放。如TI公司的OPA656,OPA657。OPA657的增益带宽积达到了1.6GHz,当配置成Gain=1,那么小信号带宽达到了1.6GHz,而输入阻抗达到了1T,足以满足低端示波器的性能需求.图 23 集成缓冲芯片本设计中采用如图 23方
19、案,这个方案与直流交流分开缓冲精确合成方案相比成本可高出不少。2.2.2 增益控制方案增益控制范围达到40dB,带宽达到300MHz的集成增益控制芯片是找的到。选用集成控制增益芯片完成增益控制与前两个方案相比有很大的优势,首先增益控制连续可调,而集成化得芯片体积大大减少,电路变得简单,PCB板的绘制也简洁了许多,从PCB线路的角度来说连接简单风险小,电源去耦也方便。此外电路的功耗与前两个方案相比也小一些。我选用的就是VCA824方案.在使用中发现了一个问题。VCA824有两个偏移,一个是内部乘法器之前形成的偏移,另一个是乘法器之后形成的偏移:一个输入偏移,另一个是输入偏移,最后的偏移结果是由这
20、两个偏移叠加而来的。输出偏移是相对固定的,而输入偏移和增益控制有一定关系。如图24。图 2-4 VCA824输入偏移与增益的关系由图2-4可以看出,在其他的增益点有不同的偏移,而且偏移量不可以忽略,必须得采取措施,否则示波器在使用直流测量功能时,此偏移将造成直流测量误差。解决方法可以用DAC通道板提供一个偏移修正电压(如图25)。图 25 VCA824偏移补偿方案这个偏移修正随着增益的值输出对应的偏移修正电压,也就是说,通过实验的方法把修正的参数做成数据表格存放在处理器中,通过查表来修正偏移误差将会大大减小。在实际运用中这个方法取得了和很好的效果。2.2.3 ADC驱动方案高速ADC通常是差分
21、输入,信号通过增益控制之后需要一个把单极性信号转换成为差分信号的电路,同时这个电路直接驱动ADC。单运放缓冲单极驱动方案如果把差分输入的ADC的负输入端接在一个中间电平,只驱动正输入端也是可工作的(图26)。图 26 单极驱动方案不过这样的用法会损失一半的输入动态范围,也会增大失真。同时还损失了6dB的增益.没有差分运放的时候可以勉强使用此方案。单芯片差分驱动方案如果有集成的差分运发来驱动ADC(图27)那是最好不过了,不至于损失ADC的动态输入范围和通道的增。图 27 差分驱动方案图中THS4509具有1。9GHz的带宽,6600V/us的摆率,而差分共模电平可以重新定位.精确对准ADC的参
22、考的中间电平,使ADC的输入窗口尽其所用.2.2.4 抗混叠滤波处理数字示波器常常出现测试同一个周期波形在不同的水平档位看到同样的形状,或者明显不符合收缩比例.看个例子:图 28 未发生混叠如图 2-8,红色点标记为ADC在波形上的采样点,把所有采到的点连起来就能显现出信号的波形了.图 2-9 发生混叠而如果出现如图 29的情况,我们把采到的点连起来也得到了红色的波形。这个波形和实际波形明显不符.这个时候发生了采样混叠.很明显当采样点低于信号频率是会发生混叠.那采样频率和信号频率满足什么关系才不会发生混叠呢?奎斯特研究并证明了,采样频率必须大于信号频率的2倍才不至于发生混叠。可见在采样率一定的
23、时候,需要限制采样前信号的频谱宽度才保证显示不发生混叠。图 210 抗混叠滤波图210中被圈住的电阻和电容构成了抗混叠功能。如果示波器有等效采样功能,那么就需要去掉抗混叠滤波.因为等效采样的原理的根基就是利用混叠效应,用低的采样率来查看比自身频率高的信号.2.2.5 直流偏移方案偏移电路是示波器模拟通道原理最简单的电路。本质上就是把信号和一个设定的直流信号相加.用一个加法电路就能实现.在运放的差分输入负极输入(图 211)一个直流信号也能起到偏移效果。此方案也是不增加通道有源级数,不影响信号的带宽.图 2-11 在差分负极输入处添加偏移2.2.6 触发方案触发是示波器重要的功能之一,如果没有触
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 数字 存储 示波器 设计
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【天****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【天****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。