PCIExpress总线实验开发板关键技术研究复习进程.doc
《PCIExpress总线实验开发板关键技术研究复习进程.doc》由会员分享,可在线阅读,更多相关《PCIExpress总线实验开发板关键技术研究复习进程.doc(4页珍藏版)》请在咨信网上搜索。
1、PCI Express总线实验开发板关键技术研究周 强,周饴然(北京航空航天大学 自动化科学与电气工程学院, 北京 100191) 摘 要:为了使学生深入学习、理解和掌握高速、串行PCI Express总线的核心概念和基础应用技术,设计、开发了符合标准PCI Express 1.0a规范的八层阻抗控制实验开发板。该实验开发板由PCI Express x1接口芯片、高速FPGA等核心器件构成。其不但满足GHz高速串行信号传输的完整性要求,而且开放性好,学生可通过对FPGA的编程开发,实现PCI Express x1总线的基本读写操作及高速LVDS数据的收发、RAM存储等功能。该开发板可广泛用于专
2、业本科高年级或研究生阶段的计算机接口技术实验课程。关 键 词:PCI Express总线;FPGA;信号完整性;开发板中图分类号:TP336 文献标识码:A 文章编号:Title 首字母大写,其余均小写,四号加粗,段前0.5行Name Namename 五号字,作者顺序与中文一致(单位全名 部门(系)全名,市(或直辖市) 邮政编码) 单位英文,宋体六号,段后0.5行Abstract: 写作要求请参考北航学报主页的“EI文摘要求”Key words:见北航学报主页的“选取key words”(一律小写,英文缩写除外,英文分号分隔后面再加一个空格分隔)段前0.5行,段后2行,并在最后添加分节符。随
3、着现代科技的发展,计算机数据量及其传输速度成倍增长,传统的PCI/PXI总线已经显得捉襟见肘,而新一代PCI Express总线的出现解决了这一难题。为了使学生深入理解、掌握PCI Express总线的核心概念和基础应用技术,设计了全新的PCI Express总线实验开发板,学生可以通过FPGA编程即可实现PCI Express总线的基本接口和数据传输功能。PCI Express(简称PCIE)总线是Intel推出的“第三代IO总线”,PCIE总线采用点对点、全双工、串行差分传输模式,单向速率高达2.5Gbps,理论数据读写速度最高500MB/s,可配置1、2、4、8、16、32通道,速率将成
4、倍增长,相比PCI总线的133MB/s,已经是质的飞跃。实验开发板将采用PLX公司的PEX8311桥接芯片,实现1通道的PCIE总线传输;并配置Altera公司的Cyclone系列FPGA EP1C12Q240,实现开放的功能模块的控制功能。1 PCIE总线开发板功能概述PCIE总线实验开发板,面向本科高年级或研究生阶段计算机接口实验教学进行开发,按功能主要分为PCI Express总线接口模块和本地功能模块。PCIExpress总线接口模块用于实现板卡和计算机的互联接口,物理连接符合通用的PCI Express Card Electromechanical Specification Rev
5、 1.0标准(如图 1),协议层通过使用PEX8311桥接芯片来实现。图 1 PCIE总线物理接口本地功能模块主要分为LVDS信号收发模块和RAM存储模块,具有4路LVDS发送、4路LVDS接收,以及两片256K*16bit的异步RAM。通过对FPGA的编程开发,可以实现计算机总线的数据传输、LVDS高速串行数据的收发和大容量数据的实时存储。2 实验开发板硬件设计2.1 硬件总体设计实验开发板硬件总体设计如图 2所示,开发板以高性能FPGA为核心构建,设计有PCIE总线接口模块、LVDS信号收发模块、RAM存储模块、辅助电路模块等。图 2框图辅助电路模块用于实现板卡的供电、LED监测及按钮开关
6、等功能。为方便调试,开发板留有外部电源接口,可通过外部电源对板卡供电;同时留有FPGA IO管脚外接端口,可与外部实验设备互联使用。2.2 PCIE总线接口设计2.2.1 PEX8311芯片应用PCIE总线实验开发板采用FPGA与PEX8311桥接芯片来实现PCIE总线和局部(Local)总线之间的信息传递。PEX8311芯片的内部逻辑单元如图 3所示。实验中可通过FPGA配合产生Local总线相应的时序,实现总线操作。芯片内部具有各种寄存器组,可用来控制数据传输,并记录工作状态。图 3 PEX8311芯片内部逻辑单元框图PEX8311具有三种数据传输模式主模式、从模式、DMA模式。在实验开发
7、板的应用中始终工作在从模式和DMA模式两种方式下。Local总线在C(非复用地址数据)模式下,采用32位、66MHz的传输方式,因此芯片上的模式选择管脚MODE1:0都应置低。2.2.2 桥接芯片与FPGA连接管脚Local总线是FPGA与PEX8311互连的部分。FPGA需要配合Local总线信号,产生相应的时序,实现读写及DMA功能。在局部总线读写操作中起关键作用的引脚有LA31:2(地址)、LD31:0(数据)、LHOLD(总线请求)、LHOLDA(总线应答)、ADS#(地址周期起始)、BLAST#(周期最后一个数据)、READY#(局部总线准备好)、LWR#(读写指示)、LINT#(局
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCIExpress 总线 实验 开发 关键技术 研究 复习 进程
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【精***】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【精***】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。