版图设计学习总结.doc

版图设计是一个上乘电路设计,下接集成电路芯片制造的中间桥梁;版图设计将电路图中虚拟的晶体管转换成现实中实际存在器件的必不可少的过程，版图就是为集成电路制造所用的集成电路掩膜上的几何图形;利用一层一层的掩膜版，通过工艺线的工作就可以制造出相应的集成电路；
MOS器件是四端器件，一种载流子导电，是电压控制器件；
电阻一般有栅电阻、阱电阻、注入电阻等，起到一个限流的作用；
电容存储电荷的能力称为容性，在集成电路中,电容是无处不在的,只要有一块导电材料跨过另外一块导电材料就会形成一个电容.电容又称为去耦电容或者隔直电容。
为什么？
由两个背靠背PN结构成的具有电流放大作用的晶体三极管称为双极性晶体管，双极型晶体管是一种电流控制器件,电子和空穴同时参与导电.同场效应晶体管相比,双极型晶体管开关速度慢，输入阻抗小，功耗大；
什么是输入阻抗？
双极型晶体管工作原理：
发射结正偏，集电结反偏时，为放大工作状态；发射结正偏，集电结也正偏，为饱和工作状态；发射结反偏，集电结反偏时，为截止工作状态；发射结发片,集电结正偏时，为反向工作状态;
各个状态下的特性是什么?
电感在电路中的基本作用是通直流，阻交流;
模拟电路的匹配原则：1。把需要匹配的器件相互靠近，使器件保持同一个方向,需要用虚设器件把需要匹配的包围起来，使导线上的集成参数匹配，同时每一样东西都对称，使差分逻辑布线一致,使器件宽度一致、采用尺寸较大的器件,设计时总是与你的电路设计者交流，注意临近的器件;
寄生效应：电容、电阻、电感
两种材料之间会有寄生电容，电流流过之处会有寄生电阻，高频电路导线具有寄生电感，器件本身也有寄生效应，影响电路的速度、改变频率响应特性电路的寄生;
项目启动前对工艺进行一个全面了解，对所有器件结构进行剖析。工艺完全掌握后，结合工艺对电路进行一个评估，分析电路中的所有应用有没有与工艺相冲突.根据封装要求，以及电路工程师的要求对版图的初步大模块进行定位。与电路工程师仔细沟通,把电路中所有敏感模块级敏感信号和大电流信号等特殊部位进行一个统计,以便版图设计时进行与之对应的处理。模块完成后,总体布局，布局完成后会议进行评审，确认后方可布局布线及DRC，LVS；
数字电路板图（DIC）与模拟电路版图(AIC）对比:1.目标不同，DIC倾向于优化芯片的尺寸和提高集成度;AIC倾向于优化电路的性能、匹配程度、速度和各种功能方面的问题;2。团队工作方式不同,DIC相对独立,少许交流;AIC时刻保持交流；3.完成进度不同:AIC在开始版图设计时,电路设计基本完毕;AIC电路设计与版图设计同步进行；4.规模不同，DIC可能一千万个反相器,AIC可能只有几个放大器；5:创新要求不同，DIC大部分在过去设计过，AIC电路或版图几乎从未设计过;6:约束条件不同，DIC设计规则较多，AIC几乎没什么规则；7：对电路技术理解程度的要求不同，AIC比DIC的掩膜设计者掌握更多的电路技术.
关键问题：1。这个电路是做什么用的？（电路功能绝对了在版图设计时将如何让处理绝缘、匹配、布局等问题。）2.需要多大的电流？(会影响器件的选择、许多金属线尺寸的选择，并在一定程度上影响你的布置方案）3.大电流路径和小电流路径在哪儿？4。有哪些匹配的要求？
匹配分为横向匹配、纵向匹配和中心匹配.实现匹配有三个要点：需要匹配的器件彼此靠近、注意周围器件、保持匹配器件方向一致。
1. 根器件法；2。交叉法；3.虚拟器件法；4。共心法(尤其差分对）；5.信号路径匹配；
 DRC是Design Rule Check的缩写，用于检查版图的几何尺寸是否满足IC芯片制造过程中根据工艺确定的规则或约束条件，包括图形的宽度、图形间的距离、图形间的套准间距等。
ERC是Electrical Rule Check的缩写,用于检查版图的连接是否违反电气方面的规定，包括节点间的短路／开路、有无浮空的节点或元器件等.
LVS是Layout Versus Schematic的缩写，用于版图和电路图的一致性对照检查，也就是检查版图和电路图在节点及其连接、元器件及其参数等方面是否匹配。 作为LVS一部分的LVL，用于检查两个版图在节点及其连接、元器件及其参数等方面是否匹配；而作为LVS另一部分的SVS,则用于检查两个电路网表在节点及其连接、元器件及其参数等方面是否匹配.
一、噪声的来源
 1.脉冲
 2.射频信号从发送端— 放大器 —〉模块有可能放大噪声
3。在数模混合电路中噪声最多
二、解决噪声的方法（模块)
1.减小信号摆幅（电压值）
2.用一个大圈接地的衬底接触（保护环）把电路围起来
3时序安排错开噪声电路
4.模块的布局:将噪声模块与安静电路分开放置 
5。用导线方面来解决噪声(同轴屏蔽） 
6差分信号：驱动端发送2个等值反向的信号，接收端比较2个信号的差值（A-B)来确定信号值。 它的特点抗干扰能力强，噪音被差分走线耦合，抑制EMI，时序定位精准。
7.去耦供电轨线与层叠供电轨线有时候，你就是无法避免噪声。因为它们是内在固有的，所以有些人在它们的供电轨线上放上一些大的去耦电容。这些电容的尺寸很大,信号的频率越高，就越容易通过电容。所以如果你的电路模块中有一个很大的去耦电容接在两条供电轨线上，那么闯入供电轨线上的任何噪声都会首先被吸收到接地线上，只有很少的噪声能越过这个电容进入电路. 加入电源电容属于电路设计问题，但这个直接影响到你的版图,在你画版图的时候,尽量去跟电路设计者沟通，问问他们有没有一些好的建议。 有些人甚至可能会要求你把这些供电轨线层叠起来走线.根据你在工艺中可用金属层的数目你也许可以把电源线和接地线
交替排列，像交叉手指一样，但是他们产生了额外的小电容。这些小电容就在供电轨线之间形成了额外的去耦小电容.采用这样的方法我们可以用小得多的空间来去耦供电轨线，我们不再需要在电路中插入一个大电容.虽然每一个本  16  征电容很小，但是它们合在一起就可以为我们的高频噪声提供一条相当大的逃离路径.具体是在上面加上一个去耦大电容还是用层叠的供电轨线要与你的电路设计者交流，让他给出更好的建议。
8.避开谐波干扰从频率角度解决噪声 信号：基本频率信号和谐波组成 谐波：通常比原有信号弱且其频率位于原有频率的可预见倍数之上
CELL名字最好不要以数字开头（例如StarRC网表提错等问题)