EDA技术试题库.doc
《EDA技术试题库.doc》由会员分享,可在线阅读,更多相关《EDA技术试题库.doc(74页珍藏版)》请在咨信网上搜索。
1、EDA试题库建设70%基础题,20%中档题,10%提高题(试题容量:20套试卷,其中每套试题填空题10空(每空2分),选择题10题(每题2分),简答题4题(每题5分),分析题2题(每题10分),设计题2题(每题10分)。基础题部分填空题(140空)1一般把EDA技术的发展分为(CAD)、(CAE)和(EDA)三个阶段。 2EDA设计流程包括 (设计准备) 、(设计输入)、 (设计处理) 和(器件编程) 四个步骤。 3时序仿真是在设计输入完成之后,选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为 (功能仿真)。 4VHDL的数据对象包括 (变量) 、(常量) 和 (信号),它们是用
2、来存放各种类型数据的容器。 5图形文件设计结束后一定要通过(仿真),检查设计文件是否正确。 6以EDA方式设计实现的电路设计文件,最终可以编程下载到(FPGA)或者(CPLD)芯片中,完成硬件设计和验证。 7MAX+PLUS的文本文件类型是(.VHD) 。 8在PC上利用VHDL进行项目设计,不允许在(根目录)下进行,必须在根目录为设计建立一个工程目录。 9VHDL源程序的文件名应与(实体名)相同,否则无法通过编译。10.常用 EDA 的设计输入方式包括(文本输入方式)、(图形输入方式)、(波形输入方式) 。 11.在 VHDL 程序中,(实体)和(结构体)是两个必须的基本部分。 12.将硬件
3、描述语言转化为硬件电路的重要工具软件称为 (HDL 综合器)。 13、VHDL 的数据对象分为(常量)、(变量)和(信号)3 类。 14、VHDL 的 操作 符 包括 (算术 运算 符 )和 (符号运算符) 。15、常用硬件描述语言有(Verilog HDL)、(AHDL)以及(VHDL)。 16、VHDL基本语句有(顺序语句)、 (并行语句)和属性自定义语句。 17、VHDL 同或逻辑操作符是 (XNOR) 。 18、原理图文件类型后缀名是(.GDF),Verilog HDL语言文本文件类型的后缀名是(.V )。 19、十六进制数16#E#E1对应的十进制数值是(224)。 20、一个完整的
4、VHDL程序应包含三个基本部分,即库文件说明、(程序包应用说明)和(实体和结构体说明)。 21、VHDL 不等于关系运算符是 ( /= ) 。 22、STD_LOGIC_1164程序包是 (IEEE ) 库中最常用的程序包。 23文本输入是指采用(硬件描述语言) 进行电路设计的方式。24当前最流行的并成为IEEE标准的硬件描述语言包括(vhdl) 和 (verilog) 。25采用PLD进行的数字系统设计,是基于(芯片)的设计或称之为(自底向上) 的设计。26硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念,产生了目前最常用的并称之为(自顶向下)的设计法。27.EDA工具大
5、致可以分为(设计输入编辑器) 、(仿真器) 、 (hdl综合器) 、 (适配器) 以及 (下载器) 等5个模块。28将硬件描述语言转化为硬件电路的重要工具软件称为(综合器) 。29用MAX+plusII输入法设计的文件不能直接保存在(根目录)上,因此设计者在进入设计之前,应当在计算机中建立保存设计文件的(工程) 。30.若在MAX+plusII集成环境下,执行原理图输入设计方法,应选择(block diagram/Schematic)命令方式。31若在MAX+plusII集成环境下,执行文本输入设计方法,应选择(.vhd) 方式。32maxplus2max2libprim是MAX+plusII
6、 (基本) 元件库,其中包括(门电路)、(触发器)、(电源)、(输入)、(输出)等元件。33maxplus2max2libmf是 函数 元件库,包括(加法器)、(编码器)、(译码器)、(数据选择器数据)、(移位寄存器)等74系列器件。34图形文件设计结束后一定要通过(编译) ,检查设计文件是否正确。35在MAX+plusII集成环境下可以执行(生成元件) 命令,为通过编译的图形文件产生一个元件符号。这个元件符号可以被用于其他的图形文件设计 ,以实现(多层次)的系统电路设计。36.执行MAX+p1us Il的“Timlng Analyzer”命令,可以 设计电路输入与输出波形间的(延时量)。37
7、.指定设计电路的输入输出端口与目标芯片引脚的连接关系的过程称为(端口映射) 。38MAX+plusII的波形文件类型是(.swf) 。39层次化设计是将一个大的设计项目分解为若干个(子项目)或者若干个(层次)来完成的。先从(顶层)的电路设计开始,然后在(顶层) 的设计中逐级调用(底层) 的设计结果,直至实现系统电路的设计。40. 一个项目的输入输出端口是定义在(实体中)中。41. 描述项目具有逻辑功能的是(结构体) 。42. 关键字ARCHITECTURE定义的是 (结构体) 。43. 1987标准的VHDL语言对大小写(不敏感)。 44. 关于1987标准的VHDL语言中,标识符必须以(英文
8、字母)开头。 45.VHDL语言中变量定义的位置是(结构体中特定位置 )。 46. VHDL语言中信号定义的位置是(结构体中特定位置)。 47. 变量赋值号是( := ),信号赋值号是( ”不是操作符号,它只相当与(THEN)作用。61. assignpin/location chip命令是MAXPLUSII软件中(引脚锁定)的命令。62. 在VHDL中,可以用语句(clock event and clock=0) 表示检测clock下降沿。63. 在VHDL中,语句”FOR I IN 0 TO 7 LOOP ”定义循环次数为(8)次。64. 在VHDL中,PROCESS结构内部是由(顺序)语
9、句组成的。65. 执行MAX+PLUSII的(Simulator)命令,可以对设计的电路进行仿真。66. 执行MAX+PLUSII的(Compiler)命令,可以对设计的电路进行编译。67. 执行MAX+PLUSII的(Programmer)命令,可以对设计的电路进行下载。68. 在VHDL中,PROCESS本身是(并行)语句。69. 在元件例化语句中,用( = )符号实现名称映射,将例化元件端口声明语句中的信号与PORT MAP中的信号名关联起来。70.在MAX+PLUSII集成环境下为图形文件产生一个元件符号的主要作用是(被高层次电路设计调用)。71.在MAX+PLUSII工具软件中,完成
10、网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作,并检查设计文件是否正确的过程称为(综合)。72在VHDL中,IF语句中至少应有1个条件句,条件句必须由 (BOOLEAN) 表达式构成。73. 在VHDL中(变量)不能将信息带出对它定义的当前设计单元。74.在VHDL中,一个设计实体可以拥有一个或多个(结构体)。75. 在VHDL的IEEE标准库中,预定义的标准逻辑数据STD_LOGIC有(9)种逻辑值。76在VHDL中,用语句(clockEVENT AND clock=1 )表示clock的上升沿。 77、仿真是对电路设计的一种(间接的)检测方法。 78. Q
11、uartus II中建立设计项目的菜单是( “File”“New Project Wizard” )。 79.执行Quartus II的( Create Update / Create Symbol Files for Current File )命令,可以为设计电路建立一个元件符号。 80.使用Quartus II的图形编辑方式输入的电路原理图文件必须通过(编译)才能进行仿真验证 81. Quartus II的波形文件当中设置仿真时间的命令是(Edit/ Time Bar )。 82. 完整的IF语句,其综合结果可实现(组合逻辑电路)。 83. 描述项目具有逻辑功能的是(结构体)。84pro
12、tel原理图设计时,按下(Q)键可实现英制和公制的转换。 85在VHDL语言的程序中,注释使用(-)符号。86protel原理图设计时,按下(E+M+M键)快捷键可实现“移动功能”。 87.在放置元器件的过程按下(TAB )键可以调出元件属性对话框。 88. 40mil大约等于( 0.001 )m。 A、 B、0.001cm C、0.001inch D、0.001mm 89.通常所说的几层板指的是(钻孔图层)的层数。 90.执行(Align Top )命令操作,元器件按顶端对齐。 91.执行(Align Bottom )命令操作,元器件按底端对齐. 92.执行(Align Left )命令操作
13、,元器件按左端对齐. 93.执行(Align Right )命令操作,元气件按右端对齐. 94.原理图设计时,实现连接导线应选择(Place/Wire )命令. 95.要打开原理图编辑器,应执行(Schematic)菜单命令. 96.进行原理图设计,必须启动(Schematic )编辑器。97.使用计算机键盘上的(Page Down )键可实现原理图图样的缩小。 98.往原理图图样上放置元器件前必须先(装载元器件库 )。 99.执行(Tools/Preferences )命令,即可弹出PCB系统参数设置对话框。 100.在印制电路板的(Keep Out Layer )层画出的封闭多边形,用于定
14、义印制电路板形状及尺寸。 101.印制电路板的( Silkscreen Layers )层主要用于绘制元器件外形轮廓以及标识元器件标号等。该类层共有两层。 102.在放置元器件封装过程中,按(Y)键使元器件封装旋转。 103.在放置元器件封装过程中,按(X )键使元器件在水平方向左右翻转。 104.在放置元器件封装过程中,按(Y )键使元器件在竖直方向上下翻转。 105.在放置元器件封装过程中,按(L )键使元器件封装从顶层移到底层。 106.在放置导线过程中,可以按( Back Space )键来取消前段导线。 107.在放置导线过程中,可以按(Shift+Space )键来切换布线模式。
15、108.执行(Center Horizontal )命令操作,元器件按水平中心线对齐。 109MAX+plus II支持原理图、(VHDL)、(Verilog)语言及以波形与EDIF等格式的文件,并支持混合设计、(功能)仿真和(时序)仿真。110结构体是用于描述设计实体的(内部结构)以及实体端口间的(逻辑关系),它不能单独存在,必须有一个界面说明即(实体)。对具有多个结构体的实体,必须用(CONFIGURATION配置)语句指明用于综合的结构体和用于仿真的结构体。111由(已定义的)、(数据类型不同)的对象元素构成的(数组)称为记录类型的对象。(共计140空)选择题(140题)1 关于EDA技
16、术的设计流程,下列顺序正确的是 ( A )A 原理图/HDL文本输入功能仿真综合适配编程下载硬件测试B 原理图/HDL文本输入适配综合功能仿真编程下载硬件测试;C 原理图/HDL文本输入功能仿真综合编程下载适配硬件测试;D 原理图/HDL文本输入功能仿真适配编程下载综合硬件测试2 对利用原理图输入设计方法进行数字电路系统设计,下面说法是不正确的(C)A 原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;B 原理图输入设计方法一般是一种自底向上的设计方法;C 原理图输入设计方法无法对电路进行功能描述;D 原理图输入设计方法也可进行层次化设计。3 Quartus II的设计文件不能直
17、接保存在( B )。A 系统默认路径 B 硬盘根目录 C 项目文件夹 D 用户自定义工程目录4 使用Quartus II工具软件建立仿真文件,应采用(D)方式图形编辑文本编辑符号编辑波形编辑5 建立设计项目的菜单是(C)“File”“New ”“Project”“New Project Wizard”“File”“New Project Wizard”6 在Quartus II集成环境下为图形文件产生一个元件符号的主要用途是(D)仿真编译综合被高层次电路设计调用7 仿真是对电路设计的一种(B)检测方法直接的间接的同步的异步的8 执行Quartus II的(B)命令,可以对设计电路进行功能仿真或
18、者时序仿真Create Default Symbol BStart SimulationCompiler DTiming Analyzer 9 Quartus II的图形设计文件类型是(B) . scf . bdf . vhd . v10 Quartus II是(C)高级语言硬件描述语言EDA工具软件综合软件11 使用Quartus II工具软件实现原理图设计输入,应采用(A)方式模块/原理图文件文本编辑符号编辑波形编辑12 一个能为VHDL综合器接受,并能作为一个独立的设计单元的完整的VHDL程序称为(C)设计输入设计输出设计实体设计结构13 VHDL常用的库是(A)标准库IEEE BSTD
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 技术 试题库
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【精****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【精****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。