计算机组成原理课程设计报告范文.doc

上传人：快乐****生活

文档编号：3326872

上传时间：2024-07-02

格式：DOC

页数：25

大小：384.04KB

《计算机组成原理课程设计报告范文.doc》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计报告范文.doc（25页珍藏版）》请在咨信网上搜索。

计算机组成原理课程设计报告班级：计算机班姓名：学号：完毕时间：一、课程设计目的 1．在实验机上设计实现机器指令及相应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的相应关系； 2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念； 3．培养综合实践及独立分析、解决问题的能力。二、课程设计的任务针对COP2023实验仪，从具体了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目的，在COP2023的集成开发环境下，设计全新的指令系统并编写相应的微程序；之后编写实现乘法和除法的程序进行设计的验证。三、课程设计使用的设备（环境） 1．硬件 l COP2023实验仪 l PC机 2．软件 l COP2023仿真软件四、课程设计的具体内容（环节） 1．具体了解并掌握COP 2023模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点： 1.模型机总体结构 COP2023模型机涉及了一个标准CPU所具有所有部件，这些部件涉及：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码作为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，准时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。 2. 模型机寻址方式模型机的寻址方式分五种：累加器寻址：操作数为累加器A，例如“CPL A”是将累加器A值取反，尚有些指令是隐含寻址累加器A，例如“OUT”是将累加器A的值输出到输出端口寄存器OUT。寄存器寻址：参与运算的数据在R0-R3的寄存器中，例如 “ADD A，R0”指令是将寄存器R0的值加上累加器A的值，再存入累加器A中。寄存器间接寻址：参与运算的数据在存储器EM中，数据的地址在寄存器R0-R3中，例如 “MOV A，@R1”指令是将寄存器R1的值做为地址，把存储器EM中该地址的内容送入累加器A中。存储器直接寻址：参与运算的数据在存储器EM中，数据的地址为指令的操作数。例如“AND A，40H”指令是将存储器EM中40H单元的数据与累加器A的值做逻辑与运算，结果存入累加器A。立即数寻址：参与运算的数据为指令的操作数。例如 “SUB A，#10H”是从累加器A中减去立即数10H，结果存入累加器A。 3. 模型机指令集模型机的缺省的指令集分几大类：算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。算术运算指令：逻辑运算指令：数据传输指令：跳转指令： ADD A, R? ADD A, @R? ADD A, MM ADD A, #II ADDC A, R? ADDC A, @R? ADDC A, MM ADDC A, #II SUB A, R? SUB A, @R? SUB A, MM SUB A, #II SUBC A, R? SUBC A, @R? SUBC A, MM SUBC A, #II AND A, R? AND A, @R? AND A, MM AND A, #II OR A, R? OR A, @R? OR A, MM OR A, #II CPL A MOV A, R? MOV A, @R? MOV A, MM MOV A, #II MOV R?, A MOV @R?, A MOV MM, A MOV R?, #II JC MM JZ MM JMP MM CALL MM RET 移位指令：中断返回指令：输入/输出指令： RR A RL A RRC A RLC A RETI READ MM WRITE MM IN OUT 4. 模型机指令格式该模型机微指令系统的特点（涉及其微指令格式的说明等）： 1. 总体概述该模型机的微命令是以直接表达法进行编码的，其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简朴直观，其输出直接用于控制。缺陷是微指令字较长，因而使控制存储器容量较大。 2. 模型机微指令格式 3. 模型机微指令格式的说明模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码拟定的。该模型机的微指令的长度为24位，其中微指令中只具有微命令字段，没有微地址字段。其中微命令字段采用直接按位的表达法，哪位为0，表达选中该微操作，而微程序的地址则由指令码指定。 24位控制位分别介绍如下： XRD ：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 EMWR：程序存储器EM写信号。 EMRD：程序存储器EM读信号。 PCOE：将程序计数器PC的值送到地址总线ABUS上。 EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 IREN：将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器uPC。 EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 MAREN：将数据总线DBUS上数据打入地址寄存器MAR。 MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。 STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 FEN：将标志位存入ALU内部的标志寄存器。 X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。 X2 X1 X0 输出寄存器 0 0 0 IN_OE 外部输入门 0 0 1 IA_OE 中断向量 0 1 0 ST_OE 堆栈寄存器 0 1 1 PC_OE PC寄存器 1 0 0 D_OE 直通门 1 0 1 R_OE 右移门 1 1 0 L_OE 左移门 1 1 1 没有输出 WEN：将数据总线DBUS的值打入工作寄存器W中。 AEN：将数据总线DBUS的值打入累加器A中。 S2、S1、S0三位组合决定ALU做何种运算。 S2 S1 S0 功能 0 0 0 A+W 加 0 0 1 A-W 减 0 1 0 A|W 或 0 1 1 A&W 与 1 0 0 A+W+C 带进位加 1 0 1 A-W-C 带进位减 1 1 0 ~A A取反 1 1 1 A 输出A 2. 计算机中实现乘法和除法的原理（1）无符号乘法 ①算法流程图：开始设立乘数、被乘数、累加器 R1是否为0 Y N R1进位右移是否进位 N Y R0加入结果寄存器被乘数R0左移结束 ②硬件原理框图： R D L 乘数右移被乘数右移 R0保存结果判断乘数末位 ALU W A R2 R1 乘数被乘数（2）无符号除法 ①算法流程图：开始初始化被除数R0，除数R1，商R2，计数器R3 做减法余数为负 N Y 除数右移商左移除数右移商左移商为1 商为0 结束结束做加法 N N 计算余数 Y Y 输出结果结束 ②硬件原理框图：商左移 R D L 除数右移 R0（商）判断乘数末位 ALU R0（计数器） W A R2 R1 除数被除数 3．相应于以上算法如何分派使用COP2023实验仪中的硬件（1）无符号乘法硬件名称实现算法功能描述寄存器R0 ① 初始化时，用来存放被乘数； ② 在程序执行的过程中，用来存放向左移位后的被乘数。寄存器R1 ① 初始化时，用来存放乘数； ② 在程序执行的过程中，用来存放向右移位后的乘数。寄存器R2 计算时用来存放部分积和最后的积累加器A 执行ADD A,R?（加法）、SHL R?（左移一位）、SHR R?（右移一位）等命令时所必须使用的寄存器。寄存器W 执行ADD A,R?（加法）、TEST R?,#II（测试R2的末位）等双操作数命令时所必须使用的寄存器。左移门L 用来实现相应数据左移一位的运算，并可以控制该运算后的结果是否输出到数据总线。直通门D 用来控制ALU的执行结果是否输出到数据总线。右移门R 用来实现相应数据右移一位的运算，并可以控制该运算后的结果是否输出到数据总线。程序计数器PC ① 控制程序按顺序正常执行； ② 当执行转移指令时，从数据线接受要跳转的地址，使程序可以按需要自动执行。 ③ 当要从EM中读取数据时，由PC提供地址。存储器EM 存储指令和数据。微程序计数器μPC 向微程序存储器μM提供相应微指令的地址。微程序存储器μM 存储相应指令的微指令。输出寄存器OUT 可以将运算结果输出到输出寄存器OUT（本实验未用）。堆栈ST 当存储于累加器A的值将要受到破坏时，将其数据保存在堆栈ST中，使程序可以正常地执行。（2）无符号除法硬件名称实现算法功能描述寄存器R0 初始化时，用来存放被除数和计算后的余数。寄存器R1 ① 初始化时，用来存放除数； ② 在程序执行的过程中，用来存放向右移位后的除数。寄存器R2 在程序执行过程中，用来保存当前算得的商。寄存器R3 当作计数器使用，用来控制程序是否结束。累加器A ① 计算时用来存放中间结果； ② 执行ADD A,R?（加法）、SUB A,R?（减法）等命令时所必须使用的寄存器。寄存器W 执行SUB A,R?（减法）等双操作数命令时所必须使用的寄存器。左移门L 用来实现相应数据左移一位的运算，并可以控制该运算后的结果是否输出到数据总线。直通门D 用来控制ALU的执行结果是否输出到数据总线。右移门R 用来实现相应数据右移一位的运算，并可以控制该运算后的结果是否输出到数据总线。程序计数器PC ① 控制程序按顺序正常执行； ② 当执行转移指令时，从数据线接受要跳转的地址，使程序可以按需要自动执行。 ③ 当要从EM中读取数据时，由PC提供地址。存储器EM 存储指令和数据。微程序计数器μPC 向微程序存储器μM提供相应微指令的地址。微程序存储器μM 存储相应指令的微指令。输出寄存器OUT 可以将运算结果输出到输出寄存器OUT（本实验未用）。堆栈ST 当存储于累加器A的值将要受到破坏时，将其数据保存在堆栈ST中，使程序可以正常地执行。 4．在COP2023集成开发环境下设计全新的指令/微指令系统设计结果如表所示（可按需要增删表项）（1）新的指令集（假如针对乘除法设计了两个不同指令集要分别列表）助记符机器码1 机器码2 指令说明 _FATCH_ 000000xx 00-03 实验机占用，不可修改。复位后，所有寄存器清0，一方面执行 _FATCH_ 指令取指。 MOV R?,#II 000001xx 04-07 II 将立即数II存放到寄存器R?中。 MOV R?,A 000010xx 08-0B 将寄存器A内容送入寄存器R?中 MOV A,R? 000011xx 0C-0F 将寄存器R?中的数放入累加器A中。 ADD R?,A 000100xx 10-13 将累加器A中的数加入到寄存器R?中，并影响标志位。 ADD A,R? 000101xx 14-17 将寄存器R?中的数加入到累加器A中 SUB A,R? 000110xx 18-1B 将寄存器A中的数据与R?中的内容相减，结果存入A中。 ADD R?,#II 000111xx 1C-1F II 将寄存器R?中的数据与立即数相与,结果存入R?。 NOT R? 001000xx 20-23 将寄存器R?中的数据取反。 RL R? 001001xx 24-27 将寄存器R?中的数据逻辑左移一位。 RR R? 001010xx 28-2B 将寄存器R?中的数据逻辑右移一位。 RLC R? 001011xx 2C-2F 将寄存器R?中的数据带进位左移一位。 RRC R? 001100xx 30-33 将寄存器R?中的数据带进位右移一位。 CLR R? 001101xx 34-37 将寄存器R?中的内容清零。 TEST R? 001110xx 38-3B 测试寄存器R?中的内容是否为零。 ENDP 001111xx 3C-3F 程序结束。 JC MM 010000XX 40-43 MM 若进位标志位置1，跳转到MM地址。 JZ MM 010001XX 44-47 MM 若零标志位置1，跳转到MM地址。 JMP MM 010010 48-4B MM 无条件跳转到MM地址。（2）新的微指令集助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制 mPC PC _FATCH_ T0 00 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 01 FFFFFF 浮空浮空 A输出 +1 02 FFFFFF 浮空浮空 A输出 +1 03 FFFFFF 浮空浮空 A输出 +1 MOV R?,#II T1 04 C7FBFF 存储器值EM 寄存器R？ PC输出 A输出 +1 +1 T0 05 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 06 FFFFFF 浮空 A输出 +1 +1 07 FFFFFF 浮空 A输出 +1 +1 MOV R?,A T1 08 FFFB9F ALU直通寄存器R？浮空 A输出 +1 T0 09 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 0A FFFFFF 浮空浮空 A输出 +1 0B FFFFFF 浮空浮空 A输出 +1 MOV A,R? T1 0C FFF7F7 寄存器值R? 寄存器A 浮空 A输出 +1 T0 0D CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 0E FFFFFF 浮空浮空 A输出 +1 0F FFFFFF 浮空浮空 A输出 +1 ADD R?,A T2 10 FFF7EF 寄存器值R? 寄存器W 浮空 A输出 +1 T1 11 FFFB98 ALU直通寄存器R？浮空 A输出 +1 T0 12 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 13 FFFFFF 浮空浮空 A输出 +1 ADD A,R? T2 14 FFF7EF 寄存器值R? 寄存器W 浮空 A输出 +1 T1 15 FFFE90 ALU直通寄存器A,标志位C,Z 浮空 A输出 +1 T0 16 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 17 FFFFFF 浮空浮空 A输出 +1 SUB A,R? T2 18 FFF7EF 寄存器值R？寄存器W 浮空 A输出 +1 T1 19 FFFE91 ALU直通寄存器A,标志位C,Z 浮空减运算 +1 T0 1A CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 1B FFFFFF 浮空浮空 A输出 +1 AND R?,#II T3 1C C7FFEF 存贮器值EM 寄存器W PC输出 A输出 +1 T2 1D FFF7F7 寄存器值R? 寄存器A 浮空 A输出 +1 T1 1E FFFB9B ALU直通寄存器R? 浮空与运算 +1 T0 1F CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 NOT R? T2 20 FFF7F7 寄存器值R? 寄存器A 浮空 A输出 +1 T1 21 FFFB9E ALU直通寄存器R? 浮空 A取反 +1 T0 22 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 23 FFFFFF 浮空浮空 A输出 +1 RL R? T2 24 FFF7F7 寄存器值R? 寄存器A 浮空 A输出 +1 T1 25 FFF8DF ALU左移寄存器R?,标志位C,Z 浮空 A输出左移 +1 T0 26 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 27 FFFFFF 浮空浮空 A输出 +1 RR R? T2 28 FFF7F7 寄存器值R? 寄存器A 浮空 A输出 +1 T1 29 FFF8BF ALU右移寄存器R?,标志位C,Z 浮空 A输出右移 +1 T0 2A CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 2B FFFFFF 浮空浮空 A输出 +1 RLC R? T2 2C FFF7F7 寄存器值R? 寄存器A 浮空 A输出 +1 T1 2D FFFADF ALU左移寄存器R?,标志位C,Z 浮空 A输出带进位左移 +1 T0 2E CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 2F FFFFFF 浮空浮空 A输出 +1 RRC R? T2 30 FFF7F7 寄存器值R? 寄存器A 浮空 A输出 +1 T1 31 FFFABF ALU右移寄存器R?,标志位C,Z 浮空 A输出带进位右移 +1 T0 32 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 33 FFFFFF 浮空浮空 A输出 +1 CLR R? T3 34 FFF7F7 寄存器值R? 寄存器A 浮空 A输出 +1 T2 35 FFF7EF 寄存器值R? 寄存器W 浮空 A输出 +1 T1 36 FFFB99 ALU直通寄存器R？浮空减运算 +1 T0 37 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 TEST R? T3 38 FFF7F7 寄存器值R? 寄存器A 浮空 A输出 +1 T2 39 FFF7EF 寄存器值R? 寄存器W 浮空 A输出 +1 T1 3A FFFE92 ALU直通寄存器R？,标志位C,Z 浮空或运算 +1 T0 3B CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 ENDP T0 3C CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 3D FFFFFF 浮空浮空 A输出 +1 3E FFFFFF 浮空浮空 A输出 +1 3F FFFFFF 浮空浮空 A输出 +1 JC MM T1 40 C6FFFF 存贮器值EM 寄存器PC PC输出 A输出 +1 写入 T0 41 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 42 FFFFFF 浮空浮空 A输出 +1 43 FFFFFF 浮空浮空 A输出 +1 JZ MM T1 44 C6FFFF 存贮器值EM 寄存器PC PC输出 A输出 +1 写入 T0 45 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 46 FFFFFF 浮空浮空 A输出 +1 47 FFFFFF 浮空浮空 A输出 +1 JMP MM T1 48 C6FFFF 存贮器值EM 寄存器PC PC输出 A输出 +1 写入 T0 49 CBFFFF 浮空指令寄存器IR PC输出 A输出写入 +1 4A FFFFFF 浮空浮空 A输出 +1 4B FFFFFF 浮空浮空 A输出 +1 5．用设计完毕的新指令集编写实现无符号二进制乘法、除法功能的汇编语言程序（1）乘法 4位乘法的算法流程图与汇编语言程序清单：汇编语言程序清单： MOV R0,#07H ;初始化被乘数 MOV R1,#05H ;初始化乘数 CLR R2 ;R2 ;清零 P1: TEST R1 ;测试乘数是否为0 JZ W ;是0跳转，程序结束 RRC R1 ;进位右移 JC S ;CF=1,跳到S P2: RL R0 ;R0左移 JMP P ;跳到P P3: MOV A,R0 ADD R2,A JMP Q P4: ENDP L: JMP L （2）除法 4位除法的算法流程图与汇编语言程序清单：汇编语言程序清单： MOV R0,#63H ;初始化被除数 MOV R1,#08H ;初始化除数 MOV A,R1 MOV R3,A RR R3 ;初始化计数器 CLR R2 ;清零商 TEST R1 ;检查除数是否为0 JZ C0 ;是0，跳转报错 RL R1 RL R1 RL R1 RL R1 ;对齐被除数与除数 MOV A,R0 SUB A,R1 ;判断商是否不超过5位 JC B1 ;不超过，跳转 JMP C0 ;超过，报错 B0: MOV A,R3 SUB A,R1 JZ C1 ;控制循环次数 MOV A,R0 SUB A,R1 JC B1 JMP B2 ;余数为正，做减法 B1: ADD A,R1 ;余数为负，做加法 B2: MOV R0,A RR R1 ;右移除数 RLC R2 ;余数为负则C=1，左移上1；余数为正则C=0，左移上0 JMP B0 ;跳转 C0: MOV R0,#0FFH ;报错 MOV R1,#0FFH MOV R2,#0FFH MOV R3,#0FFH JMP ENDD C1: NOT R2 ;取反得商 AND R2,#0FH ;商不超过4位 ENDD: ENDP P: JMP P 6．上述程序的运营情况（跟踪结果）按下表填写描述以上各程序运营情况的内容。按每个程序一张表进行。 1.乘法程序运营的过程汇编指令程序地址机器码指令说明微程序 PC mPC 运营时寄存器或存储器的值 MOV R0,#07H 00 0407 C7FBFF CBFFFF 01 02 04 05 R0=07,EM=07,IR=04 MOV R1,#05H 02 0505 C7FBFF CBFFFF 03 04 04 05 R1=05,EM=05,IR=05 CLR R2 04 36 FFF7F7 FFF7EF CBFFFF 05 34 35 36 37 IR=36,EM=36, R2=0,A=0,W=0 TEST R1 05 39 FFF7F7 FFF7EF FFFE92 CBFFFF 06 38 39 3A 3B IR=39,EM=39, R1=05,A=05 W=05 JZ P4 06 4412 C6FFFF CBFFFF 07 08 44 45 EM=44,IR=44 EM=12 RRC R1 08 31 FFF7F7 FFFABF CBFFFF 09 30 31 32 EM=31,IR=31 R1=02 JC P3 09 400E C6FFFF CBFFFF 0A 0E 40 41 EM=40,IR=40 EM=0E MOV A,R0 0E 0C FFF7F7 CBFFFF 0F 0C 0D EM=0C,IR=0C R0=07,A=07 ADD R2,A 0F 12 FFF7EF FFFB98 CBFFFF 10 10 11 12 EM=12,IR=12 R2=0,W=0 R2=07 JMP P2 10 480B C6FFFF CBFFFF 11 0B 48 49 EM=48,IR=48 EM=0B RL R0 0B 24 FFF7F7 FFF8DF CBFFFF 0C 24 25 26 EM=24,IR=24 R0=07,A=07 R0=0E JMP P1 0C 4805 C6FFFF CBFFFF 0D 05 48 49 EM=48,IR=48 EM=05 TEST R1 05 39 FFF7F7 FFF7EF FFFE92 CBFFFF 06 38 39 3A 3B EM=39,IR=39 R1=02,A=02 W=02 A=02 JZ P4 06 4412 C6FFFF CBFFFF 07 08 44 45 EM=44,IR=44 EM=12 RRC R1 08 31 FFF7F7 FFFABF CBFFFF 09 30 31 32 EM=31,IR=31 R1=02,A=02 R1=01 JC P3 09 400E C6FFFF CBFFFF 0A 0E 40 41 EM=40,IR=40 EM=0E RL R0 0B 24 FFF7F7 FFF8DF CBFFFF 0C 24 25 26 EM=24,IR=24 R0=0E,A=0E R0=1C JMP P1 0C 4805 C6FFFF CBFFFF 0D 05 48 49 EM=48,IR=48 EM=05 TEST R1 05 39 FFF7F7 FFF7EF FFFE92 CBFFFF 06 38 39 3A 3B EM=39,IR=39 R1=01,A=01 W=01 A=01 JZ P4 06 4412 C6FFFF CBFFFF 07 08 44 45 EM=44,IR=44 EM=12 RRC R1 08 31 FFF7F7 FFFABF CBFFFF 09 30 31 32 EM=31,IR=31 R1=01,A=01 R1=00 JC P3 09 400E C6FFFF CBFFFF 0A 0E 40 41 EM=40,IR=40 EM=0E MOV A,R0 0E 0C FFF7F7 CBFFFF 0F 0C 0D EM=0C,IR=0C R0=1C,A=1C ADD R2,A 0F 12 FFF7EF FFFB98 CBFFFF 10 10 11 12 EM=12,IR=12 R2=07,W=07 R2=23 JMP P2 10 480B C6FFFF CBFFFF 11 0B 48 49 EM=48,IR=48 EM=0B RL R0 0B 24 FFF7F7 FFF8DF CBFFFF 0C 24 25 26 EM=24,IR=24 R0=1C,A=1C R0=38 JMP P1 0C 4805 C6FFFF CBFFFF 0D 05 48 49 EM=48,IR=48 EM=05 TEST R1 05 39 FFF7F7 FFF7EF FFFE92 CBFFFF 06 38 39 3A 3B EM=39,IR=39 R1=00,A=00 W=00 A=00 JZ P4 06 4412 C6FFFF CBFFFF 07 12 44 45 EM=44,IR=44 EM=12 E

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档保存到电脑，查找使用更方便

10 金币

申诉本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请申请举报、认领或删除 立即下载

配套讲稿：: 如PPT文件的首页显示word图标，表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
特殊限制：: 部分文档作品中含有的国旗、国徽等图片，仅作为作品整体效果示例展示，禁止商用。设计者仅对作品中独创性部分享有著作权。
关键词：: 计算机组成原理课程设计报告范文

咨信网温馨提示：
1、咨信平台为文档C2C交易模式，即用户上传的文档直接被用户下载，收益归上传人（含作者）所有；本站仅是提供信息存储空间和展示预览，仅对用户上传内容的表现方式做保护处理，对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿，我们不确定上传用户享有完全著作权，根据《信息网络传播权保护条例》，如果侵犯了您的版权、权益或隐私，请联系我们，核实后会尽快下架及时删除，并可随时和客服了解处理情况，尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确)，网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据，个别因单元格分列造成显示页码不一将协商解决，平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺，下载前须认真查看，确认无误后再购买，务必慎重购买；若有违法违纪将进行移交司法处理，若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传，付费前请自行鉴别，如您付费，意味着您已接受本站规则且自行承担风险，本站不进行额外附加服务，虚拟产品一经售出概不退款（未进行购买下载可退充值款），文档一经付费（服务费）、不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印，是因预览和防盗链等技术需要对页面进行转换压缩成图而已，我们并不对上传的文档进行任何编辑或修改，文档下载后都不会有水印标识（原文档上传前个别存留的除外），下载后原文更清晰；试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓；PPT和DOC文档可被视为“模板”，允许上传人保留章节、目录结构的情况下删减部份的内容；PDF文档不管是原文档转换或图片扫描而得，本站不作要求视为允许，下载前自行私信或留言给上传者【快乐****生活】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权，请谨慎使用；网站提供的党政主题相关内容(国旗、国徽、党徽－－等)目的在于配合国家政策宣传，仅限个人学习分享使用，禁止用于任何广告和商用目的。
6、文档遇到问题，请及时私信或留言给本站上传会员【快乐****生活】，需本站解决可联系【微信客服】、【 QQ客服】，若有其他问题请点击或扫码反馈【服务填表】；文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“【版权申诉】”（推荐），意见反馈和侵权处理邮箱：1219186828@qq.com；也可以拔打客服电话：4008-655-100；投诉/维权电话：4009-655-100。

关于本文

本文标题：计算机组成原理课程设计报告范文.doc
链接地址：https://www.zixin.com.cn/doc/3326872.html

快乐****生活

内容提供者

实名认证

查看上传人更多文档

部分上传会员的收益排行 01、路***（￥15400+），
02、曲****（￥15300+），
03、wei****016（￥13200+）,
04、大***流（￥12600+），
05、Fis****915（￥4200+），
06、h****i（￥4100+），
07、Q**（￥3400+），
08、自******点（￥2400+），
09、h*****x（￥1400+），
10、c****e（￥1100+）,
11、be*****ha（￥800+），
12、13********8（￥800+）。

相似文档

自信AI助手