EMC和ESD分析.doc

EMC和ESD一：PCBEMC设计 1 PCBEMC简朴对策 同系统EMC处理措施同样,PCBEMC也要针对其三要素(干扰源、耦合途径、敏感装置)对症下药: 减少EMI强度 切断耦合途径 提高自身抗扰能力 针对PCB耦合途径之一传导干扰,我们一般采用扩大线间距、滤波等措施; 针对PCB耦合途径之二辐射干扰,我们一般重要采用控制表层布线,增长屏蔽等手段; 2、 单板层设置一般原则 A元器件下面(顶层、底层)为地平面,提供器件屏蔽层以及顶层布线提供回流平面; B所有信号层尽量与地平面相邻(保证关键信号层与地平面相邻),关键信号不跨分割; C尽量防止两信号层直接相邻; D主电源尽量与其对应地相邻; E兼顾层压构造对称; 详细PCB层设置时,要对以上原则进行灵活掌握(?),根据实际单板需求,确定层排布,切忌生搬硬套.如下为为单板层排布方案,供大家参照: 层数 电源 地 信号 1 2 3 4 5 6 7 8 9 10 11 12 4 1 1 2 S1 G1 P1 S2 6 1 2 3 S1 G1 S2 P1 G2 S3 6 1 1 4 S1 G1 S2 S3 P1 S4 8 1 3 4 S1 G1 S2 G2 P1 S3 G3 S4 8 2 2 4 S1 G1 S2 P1 G2 S3 P2 S4 10 2 3 5 S1 G1 P1 S2 S3 G2 S4 P2 G3 S5 10 1 3 6 S1 G1 S2 S3 G2 P1 S4 S5 G3 S6 12 1 5 6 S1 G1 S2 G2 S3 G3 P1 S4 G4 S5 G5 G6 12 2 4 6 S1 G1 S2 G2 S3 P1 G3 S4 P2 S5 G4 S6 以六层板为例,如下有3种方案: AS1 G1 S2 S3 P1 S4 B S1 G1 S2 P1 G2 S3 C S1 G1 S2 G2 P1 S3 优先考虑方案B,并优先考虑布线层S2,另一方面是S3、S1; 在成本较高时,可采用方案A,优选布线层S1,S2,另一方面是S3,S4; 对于局部、少许信号规定较高场所,方案C比方案A更合适;(为何?) (注意,在考虑电源、地平面分割状况下,实际状况因分割等原因也许有所出入) 3电源、地系统设计 31 滤波设计 311滤波电路基本概念 滤波电路是由电感、电容、电阻、铁氧体磁珠和共模线圈等构成频率选择性网络,低通滤波器是EMC克制技术中普遍应用滤波器,低频信号可以很小衰减通过,而高频信号则被滤除. 312 电源滤波 电源滤波有三层: A 电源经滤波处理后,分别跨入单板各模块,此部分中间电源通路滤波处理 B 板级滤波:储能、滤波电容 C 元件级滤波:去耦电容 3121 经典分散式供电单板电源设计 A按照原理框图布局,电源流向清晰,防止输入、输出交叉布局; B先防护,后滤波,防护通道线宽50MIL; C各功能模块相对集中、紧凑(如模块电源CASE管脚上电容靠近CASE管脚放置,且CASE管脚到电容连线短而粗),严禁交叉、错位; D整个电流通路布线(或铜箔)线宽满足栽流能力规定,且50MIL(我司可合适减小) E电源输入到DC/DC输入侧,除对应平面外,一般采用内电层挖空处理,接口电源电源对应区域无其他走线、平面穿过; FVCC输出滤波电路靠近DC/DC输出位置; 3122单板内部电源设计 A板内分支电源设计 板内分支电源常用为派型滤波、LC滤波或DC/DC变换,此类分支电源设计规定为: (1) 靠近使用该电源电路布局;滤波电路布局要紧凑; (2) 整个电源通道线宽要满足载流需求; B关键芯片电源设计 对于某些功耗大、高频、高速器件,其电源规定: (1) 在该芯片周围均匀放置1-4个电容(储能); (2) 对于芯片手册指定电源管脚, 必须就近放置去藕电容,对去藕无特殊需求状况下,可酌情考虑放置合适去藕电容; (3) 滤波电容靠近IC电源管脚放置,位置、数量合适; 32 地设计 321常见接地方式及其特点: A 单点串联接地 B 单点并联接地 C 多点接地 D 混合接地 单点接地好处是接地线比较明确清晰,但在高频时阻抗大,也许影响IC自身稳定工作,更多时候是产生共阻抗干扰耦合到相邻共地线IC上.我司目前根据单板工作频率酌情处理,但在频率较高时,提议尽量减少使用单点接地(硬件提供此类规定). 多点接地长处是IC工作有各自电流回路,不会产生共地线阻抗互扰问题,同步接地线很短,减少地线阻抗.但其局限性之处为:单板高频回路数量剧增,这些高频电流回路对磁场很敏感(EMS能力差),因此在进行设计时需要注意. 混合接地结合了两者特点,低频电流单点接地,高频电流将沿着各自IC接地电容回流,互相独立.(需要LAYOUT人员丰富自己硬件知识) 322单板中多种地命名和意义 PGND:机壳地.和系统或插框金属外壳相连,即和系统基准地(大地)相连,重要作用是为异地系统之间互相通信提供统一信号基准,同步为多种防护滤波电路通路电流旁路点. GND:系统地.为系统或插框内各个单板之间通信提供基准(参照),多板集成时,重要存在主板上,一般形式为平面方式.单板上为DGND和GND连接. DGND:数字信号地.是单板上多种数字电路和IC工作基准. AGND:模拟信号地.是单板上多种模拟电路和IC工作基准. (单板接地提议) 33 电源、地分割 电源平面设置需要满足如下条件: A 单一电源或多种互不交错电源; B 相邻层关键信号不跨分割区; (地平面设置除满足电源平面规定外,还要考虑回流距离) C 元件面下面(等2层或倒数第2层)有相对完整平面; D 高频、高速、时钟等关键信号有一相邻地平面; E 关键电源有一对应地平面相邻; 34 20H规则 什么是20H规则? 由于电源层与地层之间电场是变化,在板边缘会向外辐射电磁干扰.我们称之为电源、地边缘效应. 将电源层对地层合适内缩,可有效减少电源层与地层之间对外EMI辐射,减少电源、地边缘效应.以电源和地之间介质厚度(H)为单位,若内缩20H则可以将70%电场限制在接地层边缘内;内缩100H则可以将98%电场限制在内. 同理,普遍规定关键布线区域相对参照平面内缩3H以上. 4PCB布局与EMC 布局基本原则: A参照原理功能框图,基于信号走向,按照功能模块划分 B数字电路与模拟电路、高速电路与低速电路、干扰源与敏感电路分开布局 C敏感信号、强辐射信号回路面积最小 D晶体、晶振、继电器、开关电源等强辐射器件或敏感器件远离单板对外接口连接器、敏感器件装置,推荐距离1000MIL E隔离器件、A/D器件输入、输出互相分开,无耦合通路(如相邻参照平面),最佳跨接于对应分割区 41 滤波电容布局 A单板接口位置应放置适量储能电容; B所有分支电源接口电路; C存在较大电流变化区域,如电源模块输入与输出端、风扇、继电器等; DPCB电源接口电路(滤波); E去藕电容靠近电源,同步位置、数量合适; 42 接口电路布局 A接口信号滤波、防护、和隔离等器件靠近接口连接器放置,先防护,后滤波 B接口变压器、光藕等隔离器件做到初次级完全隔离 C变压器与连接器之间信号网络无交叉 D变压器对应BOTTOM层区域尽量没有其他器件放置 E接口IC(网口、通信口(高速)、串口等)尽量靠近变压器或连接器放置 F对应,网口、通信口(高速)、串口接受、发送端匹配电阻靠近对应接口IC放置 43 时钟电路布局 A时钟电路(晶振、时钟驱动电路等)离对外接口电路1000MIL B多负载时,晶振、时钟驱动电路要与对应负载呈星型排布 C时钟驱动器靠近晶振放置,推荐曼哈顿距离1000MIL D时钟输出匹配电阻靠近晶振或时钟驱动电路输出脚,推荐距离1000MIL E晶振、时钟驱动电路必须进行LC或派型滤波,滤波电路布局遵照电源滤波电路布局规定 F时钟驱动电路远离敏感电路 G不一样晶振及时钟电路不相邻放置 44 其他模块布局基本原则 A看门狗电路及复位电路远离接口 B隔离器件如磁珠、变压器、光藕放在分割线上,且两侧分开 C扣板连接器周围滤波电容布局数量、位置合理 D板内散热器接地(推荐多点接地),且远离接口,推荐距离1000MIL; EA/D、D/A器件放在模拟、数字信号分界处,防止模拟、数字信号布线交叠 F同一差分线对上滤波器件同层、就近、并行、对称放置 5PCB布线与EMC 布线基本原则 A走线短,间距宽,过孔少,无环路 B有延时规定走线,其长度符合规定 C无直角,对关键信号线优先采用元弧倒角(差异不大) D相邻层信号走线互相垂直或相邻层关键信号平行布线 1000MIL E走线线宽无跳变或满足阻抗一致 51 电源、地布线规定 A无环路地,电源及对应地构成回路面积小 B共用一种电源、地过孔管脚数4 C滤波电容电源、地走线宽度、长度需优先 D屏蔽地线接地过孔间距3000MIL 52 接口电路布线 A接口变压器等隔离器件初、次级互相隔离,无相邻平面等耦合通路,对应参照平面隔离宽度100MIL B接口电路布线要遵照先防护、后滤波原则次序 C接口电路差分线遵守:并行、同层、等长;(不一样线对满足3W原则) DPGND以外参照平面与接口位置PGND平面无重叠 E板边接插件孔金属化,并接PGND F跨分割复位线在跨分割处加桥接措施(地线或电容) G接口IC电源、地参照器件手册处理,假如需要分割时,数字部分不能扩展到外接接口信号线附近 53时钟电路布线 A表层无时钟线或布线长度500MIL,关键时钟表层布线200MIL,并且要有完整地平面作回流,跨分割位置已做桥接处理 B晶振及时钟驱动电路区域相邻层无其他布线穿过 C与电源滤波电路布线规定相似 D时钟线周围防止有其他信号线(推荐满足3W) E不一样步钟信号之间拉大距离(满足5W) F当时钟信号换层且回流参照平面也变化时,推荐在时钟线换层过孔旁布一接地过孔 G时钟布线与I/O接口、端子间距1000MIL H时钟线与相邻层平行布线平行长度1000MIL I 时钟线无线头,若出于增长测试点需要,则线头长度500MIL 54 其他布线规定 A单板已做传播线阻抗控制及匹配处理 B无孤立铜皮,散热片/器做接地处理 C地址总线(尤其是低3位地址总线A0、A1、A2)参照时钟布线规定 D差分线除保持基本原则外,不能有其他线在中间 E关键信号走线未跨分割(包括过孔,焊盘导致参照平面缝隙) F滤波器等器件输入、输出信号线未互相平行、交叉走线 G关键信号线距参照平面边缘3H I.电源1A电源所用表贴器件焊盘要至少有2个连接到对应电源平面二：PCB布线是ESD防护一种关键要素，合理PCB设计可以减少故障检查及返工所带来不必要成本。在PCB设计中，由于采用了瞬态电压抑止器(TVS)二极管来抑止因ESD放电产生直接电荷注入，因此PCB设计中更重要是克服放电电流产生电磁干扰(EMI)电磁场效应。本文将提供可以优化ESD防护PCB设计准则。 电路环路 电流通过感应进入到电路环路，这些环路是封闭，并具有变化磁通量。电流幅度与环面积成正比。较大环路包具有较多磁通量，因而在电路中感应出较强电流。因此，必须减少环路面积。 最常见环路如图1所示，由电源和地线所形成。在也许条件下，可以采用品有电源及接地层多层PCB设计。多层电路板不仅将电源和接地间回路面积减到最小，并且也减小了ESD脉冲产生高频EMI电磁场。 假如不能采用多层电路板，那么用于电源线和接地线必须连接成如图2所示网格状。网格连接可以起到电源和接地层作用，用过孔连接各层印制线，在每个方向上过孔连接间隔应当在6厘米内。此外，在布线时，将电源和接地印制线尽量靠近也可以减少环路面积，如图3所示。 减少环路面积及感应电流另一种措施是减小互连器件间平行通路，见图4。 当必须采用长于30厘米信号连接线时，可以采用保护线，如图5所示。一种更好措施是在信号线附近放置地层。信号线应当距保护线或接地线层13毫米以内。 如图6所示，将每个敏感元件长信号线(30厘米)或电源线与其接地线进行交叉布置。交叉连线必须从上到下或从左到右规则间隔布置。 电路连线长度 长信号线也可成为接受ESD脉冲能量天线，尽量使用较短信号线可以减少信号线作为接受ESD电磁场天线效率。 尽量将互连器件放在相邻位置，以减少互连印制线长度。 地电荷注入 ESD对地线层直接放电也许损坏敏感电路。在使用TVS二极管同步还要使用一种或多种高频旁路电容器，这些电容器放置在易损元件电源和地之间。旁路电容减少了电荷注入，保持了电源与接地端口电压差。 TVS使感应电流分流，保持TVS钳位电压电位差。TVS及电容器应放在距被保护IC尽量近位置(见图7)，要保证TVS到地通路以及电容器管脚长度为最短，以减少寄生电感效应。 连接器必须安装到PCB上铜铂层。理想状况下，铜铂层必须与PCB接地层隔离，通过短线与焊盘连接。 PCB设计其他准则 防止在PCB边缘安排重要信号线，如时钟和复位信号等； 将PCB上未使用部分设置为接地面； 机壳地线与信号线间隔至少为4毫米； 保持机壳地线长宽比不不小于5:1，以减少电感效应； 用TVS二极管来保护所有外部连接； 保护电路中寄生电感 TVS二极管通路中寄生电感在发生ESD事件时会产生严重电压过冲。尽管使用了TVS二极管，由于在电感负载两端感应电压VL=Ldi/dt，过高过冲电压仍然也许超过被保护IC损坏电压阈值。 保护电路承受总电压是TVS二极管钳位电压与寄生电感产生电压之和，VT=VC+VL。一种ESD瞬态感应电流在不不小于1ns时间内就能到达峰值(根据IEC 61000-4-2原则)，假定引线电感为每英寸20nH，线长为四分之一英寸，过冲电压将是50V/10A脉冲。经验设计准则是将分流通路设计得尽量短，以此减少寄生电感效应。 所有电感性通路必须考虑采用接地回路，TVS与被保护信号线之间通路，以及连接器到TVS器件通路。被保护信号线应当直接连接到接地面，若无接地面，则接地回路连线应尽量短。TVS二极管接地和被保护电路接地点之间距离应尽量短，以减少接地平面寄生电感。 最终，TVS器件应当尽量靠近连接器以减少进入附近线路瞬态耦合。虽然没有抵达连接器直接通路，但这种二次辐射效应也会导致电路板其他部分工作紊乱。 参照文献： 1. Boxleitner, Warren, Electrostatic Discharge and Electronic Equipment, IEEE Press, 1989. 2. Mardiguian, Michel, Electrostatic Discharge,Understand, Simulate and Fix ESD problems, 3. Interference Control technologies, 1992. 4. Russell, Bill, Power Protection is Critical For Todays Shrinking System Designs, Wireless Systems Design, February 1999. 5. Standler, Ronald B., Protection of Electronic Circuits from Overvoltages, John Wiley & Sons, 1989.