EDA整理资料.doc
《EDA整理资料.doc》由会员分享,可在线阅读,更多相关《EDA整理资料.doc(19页珍藏版)》请在咨信网上搜索。
1、一、 EDA的概念、定义:电子(系统)设计的自动化,或电子线路或系统的计算机辅助设计。是基于计算机平台的一整套先进的设计电子系统的软件工具。、研究对象:电子电路与系统设计的全过程:低频、高频、微波电路、线性与非线性电路、模拟和数字电路、分离电路和集成电路。3、设计的层次三个层次: 系统级 电路级 物理实现级。4.EDA技术发展的三个阶段 CAD阶段(70s):EDA的初级阶段。利用功能有限的计算机进行简单的电路性能分析和预测,PCB的计算机辅助布局布线,如smart work。 CAE阶段(80s):CAD工具逐步完善和发展,将许多单点工具集成在一起使用, EDA阶段(90s):超大规模集成电
2、路时代,集成电路工艺水平达到深亚微米,一个芯片可集成上千万个晶体管,速度达giga bit/s,对电子设计的工具提出了更高的要求,同时也促进了设计工具的发展。出现了众多的ICCAD工具,如CADENCE,MENTORGRAPHICS,SYNOPSIS等著名公司的EDA软件;中国的熊猫系统等。、现代EDA 技术的特点)采用硬件描述语言(HDL);具有如下突出优点:语言的公开性和可利用性、设计与工艺无关、宽范围的描述能力、便于大规模系统设计和设计的可复用、交流、保存、修改;)高层综合和优化:开发工具支持系统级的综合和仿真,可更好地支持自上而下的设计方法;)并行工程:系统化的、集成化的、并行的产品及
3、相关过程的开发模式,支持多人同时并行进行设计工作。)开放性和标准化:EDA工具的相互兼容,有利于资源共享。二、数字系统的设计思想系统级设计功能级描述功能仿真门级描述时序仿真;自上而下逐级细化的设计方法。设计需要经过 “设计验证修改再验证”的过程。三、IP核复用技术与SOC、IP复用技术)何谓IP复用技术:Intellectual Property(IP)原指知识产权、著作权等,在IC设计领域指具有某种功能的虚拟电路模块。设计系统时使用或反复使用某些IP称IP复用。)IP分硬核、固核和软核三种。硬核指固定的版图模块,用户不能修改;软核指用HDL描述的功能模块,用户可以进行修改;固核介于硬核和软核
4、之间,用户可进行一些修改。、SOC)定义:System On a Chip系统芯片,即把整个系统集成在一片芯片中。)硬件和软件技术发展到今天,用户已经可以通过编程设计自己的系统,该系统可以包括微处理器(MCU)、RAM/ROM和逻辑电路等。四、数字系统的实现方式1、全定制(full custom)方式:基于版图的设计方法,分通用和专用集成电路设计;2、半定制(semi custom)设计:是在厂家提供的基本单元的基础上的进行的二次设计,又有一下三种方式:u 门阵列(gate array):在半成品基础上的设计方式。半成品含有加工好的大量的晶体管和IO焊盘,但没有布线。布线由用户设计,实现特定的
5、功能。u 标准单元(standard cell):利用厂家的标准单元进行设计的方式。u PLD方式:器件已经制造好,用户自己编程便可实现各种功能。5、硬件描述语言的不足 电路采用高级的简明结构HDL描述,它意味着放弃了对电路门级实现定义的控制; 由综合工具生成的逻辑实现效果不好; 工具的不同导致综合质量的不同。第二部分可编程逻辑器件(PLD)、:Application Specific Integrated Circuits,即专用集成电路,是面向特定用户、具有专门用途的芯片,并依此区别于通用芯片.、PLD,Programmable Logic Devices,是20世纪70发展起来的一种新型
6、器件,它的应用和发展不仅简化了电路设计,降低了成本,提高了系统的可靠性,且给数字系统的设计带来了革命性变化。(二)PLD的分类 (p18)(四)CPLD的结构与特点(EMP7032内部结构图)是在、的基础上发展起来的阵列型,具有高密度高速度的优点。从结构上看,一般包括种结构:u 宏单元:主要包括与或阵列、触发器和多路选择器 等电路,可独立配置为组合逻辑或时序逻辑;u 可编程单元:可独立配置为输入、输出和双向 ;u 可编程内部连线(PIA):其作用是在各逻辑宏单 元之间以及宏单元和之间提供互连网络。(五)FPGA的结构与特点(FLEX10K10内部结构图)与相比,具有更高的集成度、更强的逻辑功能
7、和更大的灵活性。一般由部分组成:n 可配置逻辑块(CLB,Configurable Logic Block )n 输入输出模块()n 可编程互连线()n 片内RAM(五)FPGA的结构与特点、可配置逻辑块(CLB,Configurable Logic Block ):是的基本结构单元,不仅能实现逻辑函数,还可以配置成等形式。其显著特点是内部有查找表();、输入输出模块():作用同;、可编程互连线():作用同,不同点是其布线延时不固定,与路径有关,而的固定。4、片内:其读的速度(34ns)和写的速度(5ns)非常快,比任何片外解决方案快很多倍,可配置成各种形式。六)在系统可编程(ISP)与边界扫
8、描(BST)技术、在系统可编程:,In System Programmable,指的是对器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能力。、边界扫描测试()技术:由于器件越来越复杂,表面封装技术和电路板制造技术的进步,使得电路板的变小变密,传统的测试方法很难实现。(七)PLD产品概述:的发展趋势p 向大规模、高集成度方向发展;p 向低电压、低功耗、低价格的方向发展;p 向高速可预测延时方向发展;p 在内嵌入多种功能模块;p 向模数混合可编程的方向发展。二、可编程逻辑器件(二)系列器件MAX7000系列内部结构:组成模块:(1)LAB: Logic Array Block,逻辑阵列
9、块,内含个宏单元,是器件的主要组成部分;(2)MC:Macrocell,宏单元,由逻辑阵列、乘积项选择矩阵和可编程触发器组成,用于实现各种逻辑;(宏单元结构图)(3)EPT:Expander Product Term,扩展乘积项,用于辅助逻辑阵列实现复杂的逻辑;(4)PIA:Programmable Interconnect Array,可编程连线阵列,把LAB相互连接构成所需的逻辑。这个全局总线是可编程通道,它把器件中任何信号源连到其目的地;MAX系列的PIA有固定的布线延时,而FLEX系列的布线延时与路径有关;(5)I/O Control Block:I/O控制块,它允许每个I/O单独地配
10、置为输入、输出和双向输入输出中的一种方式。(图)(三)FLEX10K系列内部结构:小结)FLEX系列器件的特点:1.容量大,用于实现复杂的电路和系统2.内部含有ROM/RAM;3.内部含LUT,尽量采用查表法实现逻辑函数;4.FLEX器件内部布局布线的延时与路径有关。 )器件的特性设定1.电压摆率(Slew-Rate)设定:设置低噪声高速度方式;2.漏极开路(Open-Drain)设定:3.多电压(MultiVolt)I/O接口:FLEX10K的核和外围IO可以工作于不同的电压,其中Vccin引脚为内核和输入缓冲器提供工作电压,Vccio为I/O引脚提供工作电压。第三部分可编程逻辑器件开发软件
11、第四部分:基于原理图输入的数字电路(系统)设计2参数化计数器的使用( lpm_counter)1)输入信号选择n data:数据输入,用于预置数;n clock:输入时钟;n clk_en:输入时钟使能;n cnt_en:计数器使能;n updown:加()减()法选择;n aclr:异步清零;n aset:异步置数(AVALUE);n aload:异步置数(data);n sclr:同步清零;n sload:同步置数(data);n sset:同步置数(SVALUE)。)输出信号选择u q:计数值输出;u eq15.0:计数值译码输出: q=0 eq0=1; q=1 eq1=1;q=15 e
12、q15=1;3 参数化RAM/ROM的使用( lpm_rom)设计要点1:存储器输入输出的选择:INPUTS OUTPUTSaddress :输入地址 q:存储器输出Inclock :输入锁存时钟Outclock :输出锁存时钟memenab:使能(六) 小结(一)基于PLD的数字系统设计的优点、系统开发周期短l 设计输入方法灵活多样;l 软件仿真,错误自动定位l 修改方便;、系统体积小、系统可靠性好、系统保密性好、价格?可进一步降低价格。(二)系统的设计思想、TOP-DOWN:用于设计性能级:概念产品说明书(性能指标)系统输入输出图(黑匣子);功能级:系统输入输出图系统框图(功能划分)功能实
13、现仿真网表;结构级:原理图网表版图布局版图布线后仿真网表物理级:基本逻辑单元的设计。重要概念:l from concept to netlist;l from concept to layout;l from concept to product;、bottom-up:用于实现基本逻辑单元子功能模块子系统系统(三)基于MAXPLUS II的系统设计流程.1概念功能模块.2设计输入、原理图输入方法l 最基本的方法;l 充分利用已有基本单元,74XX等;l 缺点:不够灵活(虽然编译时可自动消除冗余电路),如位加法器等。例:多路选择器输入信号:in13.0,in23.0,in33.0,d2.0;输出
14、信号:q3.0;要求:d=110时,q=in1; d=101时q=in2;d=011时q=in3;点评:该多路选择器不属于常规电路,没有现成的电路(74XX),用原理图输入非常麻烦,但用文本输入则方便快捷。SUBDESIGN trymux(in13.0,in23.0,in33.0,d2.0 :INPUT;q3.0 :OUTPUT;)begin defaults q=GND; end defaults;case d is when B110=q=in1; when B101=q=in2; when B011=q=in3;end case;end;例2:地址发生器输入信号:clk;输出信号:111
15、-110-101-011-110;要求:每来一个时钟脉冲,产生循环地址110、101、011;初始值为111。点评:1)本地址发生器也不是规范电路,用原理图输入方法非常麻烦,但用AHDL非常方便;2)在AHDL中,状态机是非常好用的工具,可方便地实现各种时间序列,如计数器、序列发生器、地址发生器、波形发生器等。3.3 设计编译编译的功能为:逻辑综合、逻辑试配1、选择一个器件系列,不知具体选用哪个型号时选AUTO;2、打开Design Doctor,进行错误检测和错误定位;3、打开保护位:l 选择是否设置保护位;l 选择保留资源(reserved sources)的比例;I/O和逻辑单元一般留1
16、0%,使器件留有修改的余地。4、选择全局的项目逻辑综合方式:选择是否自动选全局clock、clear、preset、output enable(缺省);5、打开FLOOR PLAN EDITOR观察试配结果l 可以为某些型号指定引脚号;l 一般不能全部指定,否则影响试配的成功;3.4 设计仿真、编辑输入波形,注意要覆盖设计电路的所有功能;、输入/输出信号可以从SNF选择,把有用的、关键的信号选出,不重要的中间波形可不选;、信号可选group形式或单个形式;、选择前仿真还是后仿真;、结果不对时,重新设计电路。3.5 设计的下载、用编程卡主编程器适配器下载;、用BYTE BLASTER/BIT B
17、LASTER下载(ISP器件);.5通电试验、每个VCC 与GND之间要加0.1F的电容;、通电后器件微微发热,是正常现象;、学会一些调试手段和方法;(三)系统设计的要点、概念功能模块的能力训练;、熟练运用三种设计输入方法,特别是综合运用原理图输入和文本输入方法;文本输入方法中必须掌握组合逻辑电路和状态机的设计方法;、熟练掌握以上数字系统设计的各个环节。第五部分 Verilog HDL(一) 硬件描述语言的概念n 硬件描述语言(Hardware Description Language),是电子系统硬件行为描述、结构描述、数据流描述的语言。n 硬件描述语言诞生原因:在计算机辅助电子设计的过程中
18、,逻辑图、分立元件作为整个越来越复杂的电子系统的设计已经不适应,需要一种硬件描述语言来作为EDA工具的工作语言。二、Verilog HDL语言介绍、Verilog HDL实例module adder1(cout,sum,a,b,cin,enable);模块声明output7:0 sum;输出声明output cout;input7:0 a,b;输入声明input cin,enable;reg cout;变量类型声明reg7:0 sum;always(posedge enable)always语句begin cout,sum=a7:0+b7:0+cin;endendmodule2、Verilog
19、 HDL程序基本结构module(输入输出端口列表)output 端口名1,。,端口名N;input端口名1,。,端口名M;wire /结果信号名assignalways(敏感信号表达式)beginend元件例化:and myand(a,b,c);Endmodule3、Verilog HDL中逻辑功能的定义1)用assign语句Assign F=(A&B)|(C&D);2)用元件例化And myand3(f,a,b,c);3)用always语句描述各种逻辑功能(二) 数据类型及常量、变量、常量的表示8b110001018hc51976b1001xx-不定值8b1010zzzz-高阻态Param
20、eter SEL=8, CODE=8ha3;2、变量的表示Wire 数据名1,。,数据名n;Verilog HDL的缺省输入输出信号类型,只能用assign赋值,取值为0,1,x,z。Reg 数据名1,。,数据名n;Reg7:0 data;Reg7:0 mymem1023:0变量小结:s型变量:其输出始终根据输入的变化而更新其值的变量,它一般指硬件电路中的各种物理连接。如wire变量。2.register变量:它对应的是具有状态保持作用的电路元件,如触发器、寄存器等。如reg, integer变量。3.register与nets变量的根本区别:前者有记忆性,后者无。(三)运算符及表达式、缩减运
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 整理 资料
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【快乐****生活】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【快乐****生活】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。