专科硬件描述语言和数字专业系统设计试卷答案.doc

专科硬件描述语言和数字系统设计一、 （共36题,共150分）1. reg类型数组通常见于描述存放器，reg 15: 0 MEM 0:1023;定义存放器字位数为 （2分）A.1024 B.16 C.16384 D.1040 .标准答案：B2. 下列相关同时有限状态机描述错误是（ ） （2分）A.状态改变只能发生在同一个时钟跳变沿；B.状态是否改变要依据输入信号，只要输入条件满足，就会立即转入到下一个状态。C.在时钟上升沿，依据输入信号改变，确定电路状态D.利用同时状态机能够设计出极其复杂灵活数字逻辑电路系统.标准答案：B3. 相关以下描述，正确说法是( ) （2分）A.这种描述是错误B.该电路不可综合C.该电路不可综合，但生成不是纯组合逻辑D.以上说法全部不对.标准答案：D4. 下列相关流水线描述错误是( ) （2分）A.流水线设计就是将组合逻辑系统地分割，并在各个部分（分级）之间插入寄存器，并暂存中间数据方法；B.设计流水线目标是提升数据吞吐率C.流水线缩短了在一个时钟周期内给那个信号必需经过通路长度，从而能够提升时钟频率D.增加流水线长度能够节省更多延迟， 流水线越长，首次延迟越大，系统频率就会降低。.标准答案：D5. 以下相关Top-Down设计方法不正确描述是( ) （2分）A.Top-Down设计方法首先从系统设计入手；B.Top-Down设计中系统总体仿真和所选工艺相关C.Top-Down设计方法从顶层进行功效划分和结构设计D.自顶向下设计方法能够早期发觉结构上错误.标准答案：B6. 在verilog中，下列哪些操作一定是单bit？（ ） （2分）A.= B. C. D.  .标准答案：A,B,C,D7. 下面哪些是verilog关键字（） （2分）A.input B.assign C.write D.module .标准答案：A,B,D8. 全球关键FPGA厂家有（ ） （2分）A.Xilinx B.Altera C.Broadcom D.Lattice .标准答案：A,B,D9. 大规模数字逻辑设计标准，正确说法有（） （2分）A.异步设计标准 B.组合时序电路分开标准 C.面向RTL标准 D.先电路后代码标准 .标准答案：B,C10. 下面相关SRAM,DRAM叙述，正确有（） （2分）A.DRAM存放单元结构比SRAM简单B.DRAM比SRAM成本高C.DRAM比SRAM速度快D.DRAM要刷新，SRAM不刷新.标准答案：A,D11. 阻塞赋值和非阻塞赋值差异及其各自使用环境。 （10分）标准答案：非阻塞（non-blocking)赋值语句(b12. 下面是线性反馈移位寄存器Verilog实现，请找出语法错误地方，并修改 （20分）标准答案：define UD #1 module LFSR(SYSCLK,RST_B,DO); input SYSCLK;input RST_B;output 7:0DO;wire SYSCLK;wire RST_B;reg 7:0 DO; parameter INIT=8b1001_0001; parameter COFF=8b1111_0011; wire 7:0 DO_N; /M4 count.always (posedge SYSCLK or negedge RST_B)begin if(!RST_B) DO else DO endassignDO_N0=DO7;assignDO_N1=COFF6 ?DO1DO7 : DO0;assignDO_N2=COFF5 ?DO2DO7 : DO1;assignDO_N3=COFF4 ?DO3DO7 : DO2;assignDO_N4=COFF3 ?DO4DO7 : DO3;assignDO_N5=COFF2 ?DO5DO7 : DO4;assignDO_N6=COFF1 ?DO6DO7 : DO5;assignDO_N7=COFF0 ?DO7DO7 : DO6; endmodule13. 在以下定义标识符中，选择定义正确一个标识符（ ） （2分）A.34netB.C.D.标准答案：C14. 因为线网类型代表是物理连接线，所以它不存贮逻辑值，必需由器件所驱动。当一个wire类型信号没有被驱动时，缺省值（） （2分）A.1B.0C.xD.z.标准答案：D15. 信号没有定义数据类型时，缺省为( )类型 （2分）A.regB.wireC.triD.不可用.标准答案：B16. 输入端口能够由net/register驱动，但输入端口只能是( ) （2分）A.regB.wireC.integerD.tri.标准答案：B17. 输出端口能够是net/register类型，输出端口只能驱动 （2分）A.regB.wireC.integerD.tri.标准答案：B18. 在verilog设计中，下列说法正确是（） （2分）A.在边缘敏感时序逻辑代码中，应使用非阻塞赋值（）B.要always块产生组合逻辑时应使用阻塞赋值（）C.模运算符“”是可综合D.假如setup时间不满足，能够降低时钟频率来处理.标准答案：A,B,C,D19. 同时电路设计中出现setup时间不满足，能够采取哪些方法处理（）？ （2分）A.减小信号延时B.降低时钟频率C.pipelineD.增加时钟频率.标准答案：A,B,C20. 下列逻辑电路中不属于时序电路是（） （2分）A.译码器B.触发器C.数据选择器D.编码器.标准答案：A,C,D21. LATCH和DFF区分有（） （2分）A.LATCH由电平触发，非同时控制,DFF由时钟延触发，同时控制B.LATCH轻易产生毛刺，DFF则不轻易C.在ASIC中LATCH集成度比DFF高D.在FPGA中DFF集成度比LATCH高.标准答案：A,B,C,D22. 下面相关组合逻辑反馈环说法中正确是？（） （2分）A.组合环路是数字逻辑设计中不稳定性和不可靠性最常见原因之一B.在数字逻辑设计中应该避免组合逻辑反馈环C.组合逻辑反馈环能够提升系统工作频率D.组合逻辑反馈环中没有寄存器反馈.标准答案：A,B,D23. 解释什么是有限状态机（FSM），其包含哪两种不一样类型，并解释它们区分。 （10分）标准答案：系统行为假如在不一样时间(环境)下，其工作不一样，而且行为能够分成所谓有限状态和不重合程序块时，系统显现出了状态行为。有限状态机(FSM)，是表示有限个状态和在这些状态之间转移和动作等行为数学模型。其通常包含3个要素:1.状态(目前状态、下一个状态)；2.输入信号(事件)；3.输出控制信号(对应操作)。依据有限状态机是否使用输入信号，设计人员常常将其分为Moore型有限状态机和Mealy型有限状态机两种类型。1.Moore型有限状态机其输出信号仅和目前状态相关，即能够把Moore型有限状态输出看成是目前状态函数。2.Mealy型有限状态机其输出信号不仅和目前状态相关，而且还和全部输入信号相关，即能够把Mealy型有限状态机输出看成是目前状态和全部输入信号函数。24. 下面是4位并行输入数据转换成1位串行数据电路Verilog实现，请找出语法错误地方，并修改 （20分）标准答案：下面是4位并行输入数据转换成1位串行数据电路Verilog实现，请找出语法错误地方，并修改25. Verilog连线类型驱动强度说明被省略时，则默认输出驱动强度为（） （2分）A.supplyB.strongC.pullD.weak.标准答案：B26. 在verilog HDL端口申明语句中，用（）关键字申明端口为双向方向？ （2分）A.inputB.outputC.inoutD.INOUT.标准答案：C27. 在verilog HDLalways块语句中语句是_语句。（） （2分）A.次序B.并行C.次序或并行D.不一定.标准答案：D28. Verilog HDL定义了一系列保留字，叫做关键词，指出下列哪一个不属于关键词（） （2分）A.wireB.inputC.beginD.task.标准答案：C29. 不完整IF语句，其综合结果可实现（） （2分）A.三态控制电路B.条件相或逻辑电路C.双向控制电路D.时序逻辑电路.标准答案：30. 下面相关moore状态机和mealy状态机说法中正确是?（） （2分）A.Moore型状态机：下一状态只由目前状态决定B.Mealy型状态机：下一状态不仅和目前状态相关，还和目前输入值相关C.Moore型状态:下一状态不仅和目前状态相关，还和目前输入值相关D.Mealy型状态机:下一状态只由目前状态决定.标准答案：A,B31. 下面相关FPGA叙述中正确是？（ ） （2分）A.FPGA里有很多现成寄存器结构电路B.FPGA里有很多现成锁存器结构电路C.FPGA内部包含了IOB(输入输出模块)CLB(可配置逻辑模块)和内部连线三部分D.FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小器件之一。.标准答案：A,C,D32. 下列相关function和task叙述中正确是？（） （2分）A.task通常见于调试B.Function只含有input参数，由函数名返回一个结果C.Task能够有input output和inout参数D.task能够包含其它任务或函数.标准答案：A,B,C,D33. 下列相关阻塞赋值和非阻塞赋值说法中正确是（） （2分）A.阻塞赋值完成该赋值语句后才能做下一句操作B.使用非阻塞赋值always块内赋值语句同时被赋值C.提议在时序逻辑中使用阻塞赋值D.提议在时序逻辑中使用非阻塞赋值.标准答案：A,B,D34. 模拟信号要变成二进制数字信号必需经过处理过程包含（） （2分）A.采样B.量化C.存放D.编码.标准答案：A,B,D35. 下面是按键计数器Verilog实现，并把计数结果显示到数码管请找出语法错误地方，并修改 （20分）标准答案：下面是按键计数器Verilog实现，并把计数结果显示到数码管请找出语法错误地方，并修改36. 分别介绍以下三个专业术语意思：SOC、ASIC、IP核 （10分）标准答案：SOC:（System on Chip）技术是一个高度集成化、固件化系统集成技术。使用SOC技术设计系统关键思想，就是要把整个应用电子系统全部集成在一个芯片中。IP核:IP（Intellectual Property）IP是是一个预先设计好甚至已经过验证含有某种确定功效集成电路、器件或部件。用于产品应用专用集成电路（ASIC）或可编辑逻辑器件（FPGA）逻辑块或数据块。将部分在数字电路中常见但比较复杂功效块，如FIR滤波器，SDRAM控制器，PCI接口等等设计成可修改参数模块，让其它用户能够直接调用这些模块，这么就大大减轻了工程师负担，避免反复劳动。伴随CPLD/FPGA规模越来越大，设计越来越复杂，使用IP核是一个发展趋势。ASIC:ASIC(Application Specific Integrated Circuit)即专用集成电路，是指应特定用户要求和特定电子系统需要而设计、制造集成电路。