Verilog综合项目设计报拔河游戏机.doc
《Verilog综合项目设计报拔河游戏机.doc》由会员分享,可在线阅读,更多相关《Verilog综合项目设计报拔河游戏机.doc(26页珍藏版)》请在咨信网上搜索。
1、河海大学物联网工程学院Verilog HDL项目设计报告题目 拔 河 游 戏 机 专业 电子科学与技术 学号、 授课班号 6292758 学生姓名 徐子豪、杨诗欣 指引教师 华迪、齐本胜 摘 要 和 关 键 字为了掌握数字系统设计办法,掌握硬件描述语言Verilog HDL,掌握模块化设计办法,掌握开发软件用法。 选取 基于FPGA开发板设计拔河游戏机,使用两个按键进行比赛,运用按键按下快慢作为模仿双方选手拔河过程,led灯变化决定绳子位置,led灯到了一边后来比赛终结,整个过程难点在于,需要过滤信号,使按键产生信号稳定,因此程序中需要有按键消抖模块,同步需标记符来控制比赛开始与结束。核心词
2、:verilog 拔河比赛 消抖模块 标记符 In order to master the design method of digital system,we must master the hardware description language - Verilog HDL,grasp the modular design method and master the way of developing software. ChoiceTug of war game FPGA development board based on the design,the use of two butt
3、on game,using key press speed as both players tug of war of simulation,change led lamp decide the position of the rope,LED lights to the side after the end game,the difficulty lies in the whole process,need to filter the signal,the stable signal generated by the keys so,the procedure requires a key
4、debounce module,also need to control the games identifier and end start.Key words: Verilog tug shake-off module identifier. 一、系统设计1 . 实验规定 设计拔河游戏电路,用按键与LED表达输入与输出。 (1)初始时,16个LED中间两个点亮,然后游戏双方不断按动按键,点亮两个LED向按动按键慢一方移动;(2)每按动一下按键,LED向对方移动一格;(3)只要LED移动到头,游戏结束;(4)工作时钟100Hz即可;(5)完毕所有流程:设计规范文档、模块设计、代码输入、功能仿
5、真、约束与综合、布局布线、时序仿真、下载验证等。2 . 方案对比 脉冲信号方案: 在选定一定期间周期内,检测按键A与按键B产生脉冲个数,进行比较,若A脉冲数量不不大于B,则Led向A方向移动,反之则向B方向移动,若相等则不动。 消抖模块方案给所定按键两个状态,一种前状态,一种后状态,当时钟时钟脉冲沿来暂时,将按键状态赋值给前状态,设立定期器,当计数计满后,前状态值赋给后状态,按键输出值为前状态和后状态取反并。此方案当始终按住按键时,按键电平信号始终为高,取反后变为低,可以避免始终按住而直接比赛结束特殊状况。3. 系统框图译码模块Led移动比较模块按键模块消抖模块时钟分频 由分频后时钟信号模块控
6、制按键信号模块,之后进入比较模块,若A脉冲数不不大于B,则Led向A代表方向移动,反之则向B代表方向移动,若相等则不动。由Led位置决定使能端启动与关闭,若移动至A或B顶端,则使能端控制Led无法再移动。4. 代码设计和阐明(1)对于输入端口输出端口定义,和寄存器,线网型变量,以及计数常量定义module project_ba(Clk,Rst_n,KEY1,KEY2,LED);input Clk;input Rst_n;input KEY1;input KEY2; /定义输入 output 15:0 LED;/定义输出reg 27:0 Cnt;reg Clk_100hz;reg en;reg
7、Key1_n;reg Key1_n_reg;reg Key2_n;reg Key2_n_reg;reg 3:0 t;reg 15:0 led;wire key1,key2;parameter CNT = 28d49_999;(2)分频模块,将Basys3100M系统时钟分频成为周期为10ms,100Hz频率always(posedge Clk or posedge Rst_n)beginif(Rst_n) beginCnt = 28d0;Clk_100hz = 0;endelse if(Cnt = CNT) beginCnt = 28d0;Clk_100hz = Clk_100hz;endel
8、seCnt = Cnt + 1b1;end(3)按键消抖模块,给每一种按键两个状态,保证按键产生信号可以消除抖动稳定。always(posedge Clk or posedge Rst_n)begin if(Rst_n)begin Key1_n = 0;Key2_n = 0;endelse beginKey1_n = Key1_n_reg;Key2_n = Key2_n_reg;endendalways(*)beginif(Cnt = CNT) beginKey1_n_reg = KEY1;Key2_n_reg = KEY2;endelse beginKey1_n_reg = Key1_n;K
9、ey2_n_reg = Key2_n;endendassign key1 = Key1_n & (Key1_n_reg);assign key2 = Key2_n & (Key2_n_reg);(4)比较模块,每当时钟上升沿,便比较A,B脉冲个数,即谁按得快,输出就为1,否则就为0always(posedge Clk)begin if(t = 4d0 | t = 4d14)en = 1b0; elseen = 1b1;end(5) 移动模块always(posedge Clk_100hz or posedge Rst_n )begin if(Rst_n)t = 7;elseif(en)case
10、(key1,key2)2b10 :t = t + 1b1;2b01 :t = t - 1b1;default:t = t;endcase end(6)译码模块,将得到信号t转化为,Led显示,最后赋值给Led输出端口,并且由数码管显示胜利一方 always(*)begincase(t)4d0 :led = 16b0000_0000_0000_0011;4d1 :led = 16b0000_0000_0000_0110;4d2 :led = 16b0000_0000_0000_1100;4d3 :led = 16b0000_0000_0001_1000;4d4 :led = 16b0000_00
11、00_0011_0000;4d5 :led = 16b0000_0000_0110_0000;4d6 :led = 16b0000_0000_1100_0000;4d7 :led = 16b0000_0001_1000_0000;4d8 :led = 16b0000_0011_0000_0000;4d9 :led = 16b0000_0110_0000_0000;4d10:led = 16b0000_1100_0000_0000;4d11:led = 16b0001_1000_0000_0000;4d12:led = 16b0011_0000_0000_0000;4d13:led = 16b0
12、110_0000_0000_0000;4d14:led = 16b1100_0000_0000_0000; default :led = 16b0000_0000_0000_0000;endcaseendassign LED = led;endmodule 二、 成果与讨论1、仿真代码 define clk_period 10 /定义时钟周期module BaTB();reg Clk;reg Rst_n;reg KEY1,KEY2;wire15:0 LED;project_ba u0(.Clk(Clk),.Rst_n(Rst_n),.KEY1(KEY1),.KEY2(KEY2),.LED(LE
13、D);initial begin Clk = 0;end always #(clk_period /2) Clk = Clk; initial begin KEY1 = 0;KEY2 = 0; #(clk_period * 10) ; Rst_n = 1; #(clk_period * 10); Rst_n = 0;KEY1 = 1;KEY2 = 0; #(clk_period * 100); KEY1 = 1;KEY2 = 0; #(clk_period * 100); KEY1 = 1;KEY2 = 0;end endmodule2、仿真波形可以看到始终给Key1施加高电平时钟信号,Led
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Verilog 综合 项目 设计 拔河 游戏机
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【a199****6536】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【a199****6536】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。