数字电子钟设计专项方案.doc

一、 设计方案
1、总体设计方案说明及系统框图：
数字钟是计时周期为二十四小时，显示满刻度为23时59分59秒，另外应有校时功效和报时功效。一个基础数字钟电路关键由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统时基信号，它直接决定计时系统精度，通常见石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采取60进制计数器，每累计60秒发觉胡一个“分脉冲”信号，该信号将作为“分计数器”时钟脉冲。“分计数器”也采取60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采取24进制计时器，可实现对一天二十四小时累计。译码显示电路将“时”、“分”、“秒”计数器输出状态菁七段显示译码器译码，经过LED显示器显示出来。整点报时电路时依据计时系统输出状态产生一脉冲信号，控制信号灯亮灭周期。因为计数起始时间不可能和标按时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准1HZ时间信号必需做到正确稳定。通常使用石英晶体振荡器电路组成数字钟。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。数字钟实际上是一个对标准频率（1HZ）进行计数计数电路。数字电子钟总体框图以下图所表示。
系统框图：

2、单元电路设计方案：
1）振荡器和分频器
振荡器作用是产生时间标准信号。数字钟精度就是关键取决于时间标准信
频率和稳定度。所以，在试验中采取脉冲信号作为时间标准信号源。
2）计数器
依据计数周期分别组成两个60进制（秒、分）和一个24进制（时）计数器。把它们合适连接组成秒、分、时计数，(分计数器中分个位和十位计数单元状态转换和秒计数器中是一样，只是它要把进位信号传输给时个位计数单元。) 实现计时功效。
①　 六十进制计数
由分频器来秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目标累加，并达成60秒时产生一个进位信号，所以，选择两片74LS90组成六十进制计数器，采取反馈归零方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。秒个位计数单元为10进制计数器，当QDQCQBQA变成1010时，经过和非门把它清零端变成0，计数器输出被置零，跳过1011到1111状态，又从0000开始，如此反复。秒十为计数单元为6进制，当QDQCQBQA变成0101时，经过和非门把它清零端变成0，计数器输出被置零，跳过0110到1111状态，又从0000开始，如此就是60进制。同时秒十位上0101时，要把进位信号传输给“分”个位计数单元。
图所表示

六十进制电路图

②　 二十四进制计数
当“时”十位QDQCＱBＱA为0000或0001时，“时”个位计数单元是十进制计数器，当她QDQCQBQA到1010时，经过和非门使得个位74LS90上清零端为0，则计数器输出直接置零，从0000有开始。当十位QDQCQBQA为0010时，经过和非门使得该74LS90清零端为0，“时”十位有重新从0000开始，此时个位计数单元变成4进制，即当个位计数单元QDQCQBQA为0100时，就要又从0000开始计数。这么就实现了“时”24进制计数

二十四进制电路图
③　 计数器组间级联
秒计数器和分计数器级联：“秒”十位QC接“分”个位输入A，74LS90是下降沿触发，当“秒”十位QC从1变成0时，“分”个位触发，进行计数。
分计数器和时计数器级联：“分”十位QC接“时”个位输入A，74LS90是下降沿触发，当“分”十位QC从1变成0时，“时”个位触发，进行计数。
当加上校时电路时，因为有两个输入给同一个A，则这时需要用到或门。
级联电路图以下。
计数器组间级联
3）译码器和数码显示电路
译码和数码显示电路是将数字钟计时状态直观清楚地反应出来。可被大家视觉器官所接收。显示器件选择LED七段数码管。在译码显示电路输出信号驱动下，显示出清楚直观数字符号。在试验中，能够直接连接数字电路试验箱数码管部分。
4）校时电路
数字钟电路因为秒信号正确性和稳定性不可能做到完全正确无误，又因为电路中其它原因数字钟总会产生走时误差现象。所以，电路中就应该有校按时间功效电路。当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”校准。在电路中设有正常计时和校对位置。本试验实现“时”“分”校对。对校时要求是，在小时校正时不影响分和秒正常计数；在分校正时不影响秒和小时正常计数。需要注意时，校时电路是由和非门组成组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为预防这一情况发生我在原本接校时脉冲端口接到了试验装置“单次脉冲”端口，这么既时限内了防抖动，又能够利用手动操作来完成校时。校时电路入校所表示：

5）报时电路
当数字钟显示整点时，应能报时。要求当数字钟“分”和“秒”计数器计到59分50秒时，要求每隔两秒报一次时，恰好实现报整点。经过蜂鸣器，触发器，逻辑门组成正点报时电路来报时。整点报时电路时依据计时系统输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
当计数器达成59分50秒时，分、秒计数器状态为：
QD4QC4QB4QA4=0101（分十位） QD3QC3QB3QA3=1001（分个位）
QD2QC2QB2QA2=0101（秒十位） QD1QC1QB1QA1=0000（秒个位）
前四声计数器状态发生在59分52秒，54秒，56秒，58秒之间。所以，只有秒个位状态发生改变，而其它计数器状态无需改变，所以可保持不变。而52秒、54秒、56秒、58秒时秒计数器个位状态分别为
QD1QC1QB1QA1=0010（52秒） QD1QC1QB1QA1=0100（54秒）
QD1QC1QB1QA1=0110（56秒） QD1QC1QB1QA1=1000（58秒）
最终一声各计数器状态分别以下：
QD4QC4QB4QA4=0000（分十位） QD3QC3QB3QA3=0000（分个位）
QD2QC2QB2QA2=0000（秒十位） QD1QC1QB1QA1=0000（秒个位）
所以，试验中，经过和非门将分十位QC,QA分个位QD,QA，秒十位QC,QA接入和非门，秒个位也根据上述计数状态接入和非门，将和非门全部输出接到和门输入，将和门输出接到数字电路试验箱逻辑电平显示，实现整点时候信号灯发亮。

6）清零电路

7） 完整电路原理图

二、 组装调试
1） 使用关键仪器
1) 74LS90 6片
2) 74LS20 1片
3) 74LS00 3片
4) 74LS08 2片
5) 74LS04 1片
2） 调试电路方法和技巧
组装电子钟，注意，器件管脚连接一定要正确，“悬空端”、“清0端”、“置1端”要正确处理，先测试芯片，导线是否正常，然后分块连接调试，最终整机调试，调试具体步骤和方法以下：
（1）能够先将系统划分为振荡器、计数器、分频器、译码显示等部分，对它们分别进行设计和调试，最终联机统调。
（2）各部件设计安装完成后，观察输出频率是否正确。
（3）将脉冲信号送入计数器，观察是否达成设计要求。
（4）将频率为1Hz标准秒脉冲信号分别送入“时“分”、“秒”计数器，检验各级计数器工作情况。
（5）连接显示器输入端，检验数码显示是否正确。各部件调试正常后，进行组装联调，检验校准电路是否能够实现校时，最终对系统进行微调。
（6）调试过程中若发觉故障，仔细检验并处理故障
（7）调试正常后，观察电子钟是否正常地工作。

3） 运行结果和设计要求比较
因为仿真图中电路连接和实际中在试验电路箱是存在差入，如将报时电路中蜂鸣器改为了试验箱上信号灯，校时电路也未能做到设计中预防开关闭合时电路产生抖动，基础上运行结果和设计要求相符合，完成了显示23小时59分59秒，整点报时，手动校时功效。
4） 调试中出现故障原因及排除方法
线路即使简单，但连接得导线很多，造成接线接错位置出现问题。出现故障时，先用逻辑笔检验器件和导线是否正常工作，然后对照试验电路图，耐心找犯错误，立即调整。如在试验过程中，连接小时计数器时，只连接了分时位进位，忘记了本位至零，此时自己已经比较迷糊，用逻辑笔也未查到错误，在同组人xxx帮助下，一起找到了问题，立即修改了过来。在做校时电路时，对分进行校时时，错误接入两个信号脉冲，发生了短路，（来自电路本身，校时电路）在老师帮助下立即修改过来。
三、 设计总结
课题关键价值：课程设计是学生立即完成本课程一个关键步骤，它既是对本门所学知识全方面总结和综合应用，又为以后走向社会实际操作应用铸就了一个良好开端。我们学习了数字电子电路和模拟电子电路，对电子技术有了部分初步了解，但那全部是部分理论东西。经过这次数字电子钟课程设计，我们才把学到东西和实践相结合。从中对我们学知识有了更深入了解。
心得体会：在此次数字时钟设计过程中，更深入地熟悉了芯片结构及掌握了各芯片工作原理和其具体使用方法。也锻炼了自己独立思索问题能力和经过查看相关资料来处理问题习惯。即使这只是一次简单课程设计，但经过这次课程设计我们了解了课程设计通常步骤，和设计中应注意问题。设计本身并不是有很关键意义，而是我们对待问题时态度和处理事情能力。各个芯片能够完成什么样功效，使用芯片时应该注意那些关键点。同一个电路能够用那些芯片实现，各个芯片实现同一个功效区分。另外，我们设计要从市场需求出发，既要有强大功效，又要在价格方面比相同档次廉价。同时对一般计数器怎样组成n进制计数器有了更深了解和掌握，对自我实际操作能力也有了很高提升。
此次电子钟设计，即使不算复杂，但也花费本人很多精力。开始接触题目，查找相关资料，请教老师和同学，到亲手设计制作，连接电路，全部花费我很多精力，也很感谢老师耐心解答和指导，感谢同学帮助。
在整个设计过程中，自己对数电理论和实际应用相结合又有了更深刻了解，对知识应用有了更深认识，对自己独立思索，处理问题能力有一定提升。整个过程花费不少时间和精力，但这些全部是值得。在这次设计过程中，我也对word、画图、EWB等软件有了更深入了解使我在以后工作中愈加得心应手。
对此次课程设计意见及提议：这次是数字电路课程设计，老师给我们题目是数字钟设计，提议老师能够许可我们选择其它题目来完成，这么就有更大发挥空间。
我们在这次课程设计中也学到了不少知识。谢谢老师指导！
四、参考文件
王毓银.《数字电路逻辑设计》.高等教育出版社
贾秀美.《数字电路硬件设计实践》.高等教育出版社
康华光.《电子技术基础》数字部分.4版.北京:高等教育出版社
郑家龙.《集成电子技术基础教程》.北京:高等教育出版社
阎石.《数字电子技术基础（第五版）》. 高等教育出版社