EDA实验指导书2015分析.doc
《EDA实验指导书2015分析.doc》由会员分享,可在线阅读,更多相关《EDA实验指导书2015分析.doc(14页珍藏版)》请在咨信网上搜索。
1、实验一 半加器的设计一、 实验目的1、掌握简单组合电路的设计;2、掌握CASE语句的应用方法;3、掌握真值表到VHDL的综合;4、熟练掌握MAXPLUS II的使用。二、实验内容1、熟练软件基本操作,完成半加器的设计;2、正确设置仿真激励信号,全面检测设计逻辑;三、实验原理1、半加器的设计半加器只考虑了两个加数本身,没有考虑由低位来的进位。半加器真值表:被加数A 加数B 和数S 进位数C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1半加器逻辑表达式:;2、利用CASE语句进行半加器的设计3、将生成的半加器生成元件四、实验步骤1、完成半加器设计。2、完成VHDL半加器设计与仿真
2、(记录仿真波形)。3、生成半加器元件。五、思考题: 1、怎样自建元件?自建元件的调用要注意什么?实验二 全加器的设计二、 实验目的1、掌握图形的设计方式;2、掌握自建元件及调用自建元件的方法;3、熟练掌握MAXPLUS II的使用。二、实验内容1、熟练软件基本操作,完成全加器的设计;2、正确设置仿真激励信号,全面检测设计逻辑;三、实验原理1、全加器的设计全加器除考虑两个加数外,还考虑了低位的进位。全加器真值表: 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1全加器逻辑表达式:;2、利
3、用半加器元件完成全加器的设计图形方式(其中HADDER为半加器元件)四、实验步骤1、完成图形全加器设计。2、完成VHDL全加器设计与仿真(记录仿真波形)。3、利用半加器元件进行图形的全加器设计。五、思考题: 1、怎样自建元件?自建元件的调用要注意什么?附加自选实验 二位加法计数器的设计一、实验目的 1、掌握二位加法计数器的原理;2、掌握二位加法计数器的VHDL描述。3、深入理解VHDL中元件例化的意义。二、实验内容1、完成带进位功能二位加法计数器的VHDL设计;2、正确设置仿真激励信号,全面检测设计逻辑;3、综合下载,进行硬件电路测试。三、实验原理1、二位加法计数器中使用了矢量类型的数据,用来
4、表示计数的数值。2、元件的例化就是元件的调用,是层次化设计的基础。具体设计程序由学生自己完成。四、实验步骤1、了解二位加法计数器的工作原理。2、用VHDL文本方式设计二位加法计数器。3、进行二位加法计数器的设计仿真(记录仿真波形)。4、进行二位加法计数器的设计下载与测试。五、思考题 1、怎样设计“减法”计数器?2、进位信号的设置应注意什么?实验三 十进制计数器的设计一、实验目的1、掌握流程控制语句(IF语句和CASE语句)的使用。;2、掌握计数器进制的设置原理。3、熟练掌握矢量类型数据与进程语句的使用。4、掌握IF语句的嵌套使用方法,二、实验内容1、完成多功能十进制加法计数器的VHDL设计。2
5、、正确设置仿真激励信号,全面检测设计逻辑。3、综合下载,进行硬件电路测试。三、实验说明十进制计数器的VHDL设计的关键在于计数位宽的设置与进制的设置,通常应具有以下功能:清零、使能、向高位进位。要注意进位信号的处理,进位信号的脉宽处理与产生时间处理。四、实验步骤1、了解十进制计数器的工作原理。2、用VHDL文本方式设计十进制加法计数器。3、进行十进制加法计数器的设计仿真(记录仿真波形)。4、进行十进制加法计数器的设计下载与测试。五、实验报告要求及思考题:1、进制数与计数最大值的关系是什么?2、能否设计出可改变参数的通用的计数器?怎样设计?实验四 八位双向移位寄存器的设计一、实验目的 1、掌握八
6、位双向移位寄存器的基本原理。2、掌握八位双向移位寄存器的VHDL描述。 二、实验内容1、完成八位双向移位寄存器的VHDL设计;2、正确设置仿真激励信号,全面检测设计逻辑;3、综合下载,进行硬件电路测试。三、实验原理八位双向移位寄存器具有数据左移、右移和预置数功能。其输出Q和置数输入DATA为八位口;方式控制输入MODE为2位口。SL_IN,SR_IN分别为左移输入和右移输入;CLK为时钟信号(输入);RESET为复位信号(输入,高电平有效)。四、实验步骤1、了解八位双向移位寄存器的工作原理。2、用VHDL文本方式设计八位双向移位寄存器。3、进行八位双向移位寄存器的设计仿真(记录仿真波形)。4、
7、进行八位双向移位寄存器的设计下载与测试五、实验报告要求及思考题 1、八位双向移位寄存器的外部引脚在测试时应怎样连接?实验五 数控分频器一、实验目的1、学会数控分频器的设计、分析和测试方法;2、根据仿真结果分析设计的优缺点。二、实验原理 数控分频器的功能就是当输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比。三、实验内容1、用VHDL语言写出源程序,输入不同的CLK和预置值D,仿出时序波形;2、通过编译仿真、波形分析来验证设计;3、下载验证(用示波器)。四、实验报告要求1、写出数控分频器源程序; 2、分析设计和仿真结果;3、详细叙述数控分频器的工作原理。五、思考题 1、如何利用2个上述
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 实验 指导书 2015 分析
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【a199****6536】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【a199****6536】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。