![点击分享此内容可以赚币 分享](/master/images/share_but.png)
多功能数字钟论文-毕业论文.doc
《多功能数字钟论文-毕业论文.doc》由会员分享,可在线阅读,更多相关《多功能数字钟论文-毕业论文.doc(28页珍藏版)》请在咨信网上搜索。
1、南京大学毕 业 论 文(设 计)题 目:多功能数字钟南京大学 毕业论文(设计)摘 要近年来,科学技术发展飞速,人们的生活质量也不断提高。传统的时钟已经无法满足现代人的生活要求。多功能数字钟无论在形态还是在性能上都改变了原有的风格。本次设计基于原始的数字钟,在此基础上增加了诸项功能。不仅具备时,分,秒计数功能,另外增加了校时功能,整点报时功能,闹钟功能以及数字跑表功能。设计中采用了EDA技术,使用硬件描述语言Verilog HDL对各大功能模块的逻辑功能进行代码编写。于QuartusII软件环境下,采用层次化设计与模块化设计的方法,由各个功能模块连接建立顶层图,构成基于FPGA的多功能数字钟。设
2、计实验板的主芯片为EP3C25Q240C8,多功能数字钟由分频器模块,时钟计数模块,校时控制模块,闹钟模块,整点报时与音乐演奏模块,数据选择模块,译码显示模块,按键去抖动模块和数字跑表模块构成。经过程序编译和模块仿真,在实验板上下载验证,该系统可以完成时,分,秒的正常显示,通过按键切换功能模式,进入闹钟时间设定,校时,数字跑表模式。可以手动调整时间,设定闹钟及数字跑表计时。关键词:FPGA; Verilog HDL; 数字钟;THE DIGITAL CLOCK WITH STOPWATCH FUCTIONABSTRACTIn recent years, the rapid developmen
3、t of science technology, quality of life is also rising. Traditional clock has been unable to meet the requirements of modern life. Both in the form of multi-function digital clock or in the performance has changed the original style.The design is based on the original digital clock, on the basis of
4、 it increased various functions. Not only have the time, minutes, seconds count function, also add the function of adjusting time, the whole point timekeeping function, alarm function and digital stopwatch functions. EDA technology used in the design, using Verilog HDL hardware description language
5、for logic functions in major functional modules of code to write. Under Quartus II software environment, using hierarchical design methods and modular design, the top chart established by the various functional modules connecting each other, constitute FPGA-based multifunctional digital clock.The ma
6、in system chip of design experiment board is EP3C25Q240C8, multifunctional digital clock is composed of the divider module, the clock counting module, the adjust time control module, the alarm module, the whole point timekeeping and music module, the data selection module, the decoding module, the k
7、ey to jitter module and digital stopwatch module. After the program compiled and module simulation, download on the breadboard validation, The system can complete hours, minutes, seconds display properly, through the key switch function mode, enter the alarm time setting, adjustment time, digital st
8、opwatch mode. You can adjust the time manually, set the alarm and digital stopwatch timer.Keywords:FPGA; Verilog HDL; Digital clock;目 录摘 要iABSTRACTii第一章 绪 论11.1 基于FPGA数字钟的背景和意义11.2 课题的研究方法和相关技术的发展11.3 本文的研究目的和主要研究内容2第二章 FPGA简介32.1 FPGA的原理与基本结构32.2 FPGA设计流程3第三章 Quartus II 简介4第四章 数字钟总体设计方案54.1数字钟的基本构成
9、54.2数字钟的工作原理5第五章 数字钟的具体设计流程65.1 本设计的顶层图65.2 分频模块65.3 按键去抖动模块75.4 时钟模块85.4.1 模式切换功能95.4.2 时钟计数功能95.4.3 校时控制功能105.4.4 闹钟设定功能105.4.5 数字跑表功能115.5 数据选择模块115.6 译码显示模块135.7 闹钟音乐模块145.8 整点报时与音乐演奏模块15结束语17致谢18参考文献19附录A FPGA器件EP3C25_V5电路板21附录B 本设计使用的EP3C25_V5管脚配置文件22程序源代码2323第一章 绪 论1.1 基于FPGA数字钟的背景和意义现今的电子产品要
10、求功能要多样,体积越小越好,且功耗应达到最低1。这与传统电子产品最主要的区别是使用了大量的可编程逻辑器件,这就提高了产品的性能,缩小了体积,降低了功耗。同时通过先进的计算机技术,缩短了产品的研发周期。本设计采用的EDA技术符合现代先进电子技术的诸多要求,是设计研发电子产品的新兴技术。若人们的日常生活中没有时钟去提醒时间,造成的后果是难以想象的。数字钟的应用非常广泛,主要用于家庭生活,以及长途车站,机场,办公室,码头等公共场所,为人们的生活起居,学习工作和娱乐提供了很大的方便。数字钟采用的石英技术和集成电路技术促使其计时精确且性能非常稳定,同时携带起来也非常便捷。数字钟所采用的是数字电路技术去实
11、现时,分,秒的精确计时,比机械式时钟更具直观性和精准性,同时它的使用寿命更长,因此使用及其广泛。数字钟不仅使钟表数字化,而且增加了原始钟表不具备的诸多功能,诸如闹钟功能,数字跑表计时功能和整点报时功能等。这些都是基于钟表数字化的。所以,对数字钟的研究以及拓展其功能应用很有现实意义。1.2 课题的研究方法和相关技术的发展基于FPGA原理的理论知识,结合数字钟的相关书籍的查找,对数字钟的基本结构进行分析,利用QuartusII软件仿真,验证了理论与仿真结果的一致性。在编译和仿真测试正确后,由QuartusII软件提供的编程器将信息下载至目标器件,对研究结果进行验证。本课题研究把Verilog HD
12、L硬件描述语言与可编程逻辑器件相结合,通过七段数码管显示实验结果。多功能数字钟可以用不同的技术来实现,如单片机。可编程逻辑器件的使用与其他方式相比具有很多优点,如易于学习,方便快捷,别致独特,趣味浓厚,更加直观,设计的成功率高,易于编程和修改添加等特点,应用异常便利。所以本课题研究利用可编程逻辑器件来实现。1.3 本文的研究目的和主要研究内容当今,电子系统的发展速度高,规模大,集成化。基于逻辑综合与硬件描述语言的自顶向下的设计方法迅速发展起来。随着科学技术的迅猛发展,人们已不满足现有的数字钟功能。为解决当下矛盾,本课题的研究目的是完成基于FPGA的具有数字跑表功能的数字钟的设计,由数码管实时显
13、示时,分,秒的计时,具有小时和分钟调整,整点报时,闹钟及数字跑表功能。第二章 FPGA简介2.1 FPGA的原理与基本结构FPGA是现场可编程门阵列(Field Programmable Gate Array)的简称2,它的出现是用来作为一种半定制电路,不仅解决了定制电路的缺陷,又克服了原有可编程器件门电路数太少的不足。FPGA具备掩膜可编程门阵列的通用结构,它不仅把大量的逻辑功能块组合成阵列,并且用可编程的互连资源把这些逻辑功能块连接起来,从而达到不同的设计需求。FPGA通常由三种可编程电路与一个用来寄存编程数据的静态存储器SRAM构成3。这三种可编程电路是:可编程逻辑模块CLB(Confi
14、gurable Logic Block),输入/输出模块IOB(Input Output Block)与互连资源IR(Interconnect Resource)。可编程逻辑模块CLB是达成模块逻辑功能的根本单元,它们一般会有规则的组成一个阵列,均匀分布在整个芯片上;可编程输入/输出模块IOB通常负责完成芯片的逻辑与外部封装脚的接口工作5;可编程互连资源包含大量不同长度的线段和可编程连接开关,它们把IOB之间或IOB、CLB之间及CLB之间衔接起来,形成具备特定功能的电路。2.2 FPGA设计流程通常,一个比较大的集成项目应采用分层方法:分为几大模块,各模块之间定义好接口,而后各模块再次细分来
15、具体实现,这就是自顶向下(TOP DOWN)的设计流程。现今,自顶向下的设计方法已经被普遍应用。高层次设计是对系统的行为特性进行定义,一般不会涉及到工艺的实现,所以能够在厂家综合库的支持下,综合优化工具把高层次的行为描述转化为针对某种工艺优化的网络表4,促使工艺转化变得轻而易举。第三章 Quartus II 简介Quartus II 是由 Altera 公司提供的 FPGA/CPLD 软件开发集成环境,21世纪初被Altera公司推出,是由Altera公司前一代 FPGA/CPLD 软件集成开发环境 MAX+plus II 的推陈出新的新产品2,它的运行界面友好,使用起来相当便捷。整个设计的流
16、程都可以在Quartus II 上完成,它为开发者提供和结构无关的开发设计环境,让设计者在设计中能够进行方便地设计输入,迅速处理和器件模块的编程。Altera 公司的 Quartus II 软件为用户提供了完整的多平台设计开发环境,可以完成种种特定设计的需要,同时它也是单个芯片的可编程系统(SOPC)设计的综合性环境和SOPE设计的开发工具。由于Quartus II 软件设计工具内部嵌有 Verilog HDL,VHDL 逻辑综合器,因此它完全支持 Verilog HDL,VHDL 的设计流程6。Quartus II 软件支持分层次的设计,能够在一个新的输入环境中对使用不一样的输入设计方式实现
17、的功能模块进行调用,因此解决了电路原理图与 HDL 混合输入设计带来的问题。当设计的输入完成以后,Quartus II 软件的编译器会生成设计输入的错误报告。Quartus II 软件具有卓越的设计错误定位器功能,用来确定文本中或者图形设计中产生的错误。对于使用 VHDL 的设计,不妨使用 Quartus II 软件自带的 RTL Viewer 观测综合后的 RTL 图2。在进行编译后,可对设计进行时序或功能仿真。在进行功能仿真之前,必需使用波形编辑器产生一个用来激励波形的文件。当程序编译和功能仿真检测准确后,即可通过 Quartus II软件自带的编程器把下载信息下载到目标器件中。第四章 数
18、字钟总体设计方案4.1数字钟的基本构成数字钟的基本计时功能是一个对标准秒脉冲1Hz的计数电路。因为计数从0开始,无法与当前时间相同,所以要在电路上添加一个对时间校准的电路。为了使1Hz的秒信号时钟精准,通常使用石英晶体振荡器电路构成数字钟。图4-1所示为数字钟的一般构成框图。主要包括分频器电路,校时控制电路,校分控制电路和译码显示电路。可以通过改变控制逻辑电路来不断添加和增强数字钟的功能。图4-1 数字钟的一般构成框图4.2数字钟的工作原理数字钟的时间基准是由振荡器产生的稳定的高频脉冲信号生成的,再经过分频器分频,产生标准秒脉冲1hz。秒的计数从0开始,计到59后秒清零并向分的计数器进位,分计
19、数器在进位来时加1,计到59后分清零并向小时的计数器进位,小时计数器在进位来时加1,计到23后清零。当各计数器计满后一并清零,重新进行计数。各计数器的输出分别送往译码显示电路进行译码显示。当计时不准确存在误差时,可以通过校时校分电路对小时,分钟进行校对。校时控制信号是由按键产生的。译码显示电路由译码器完成,显示由七段数码管完成。第五章 数字钟的具体设计流程及结果验证5.1 本设计的顶层图本设计采用自顶向下(TOP -DOWN)的设计方法。顶层图如图5-1所示。图5-1多功能数字钟顶层图5.2 分频模块晶体振荡器是数字钟的核心部件,振荡器的震荡频率精度和稳定度确保时钟的计时精确与稳定7。众所周知
20、,石英晶体频率特性是很好的,它只选择一个频率点的信号,其它信号的频率段都会衰减掉,因此所提供的振荡电路输出信号是极其精准的。然后通过对分频电路的设计,来分频得到所需要的各个频率,其设计流程框图如图5-2所示。图5-2 所需频率产生的电路框图本设计使用的实验板提供的晶体振荡器为一个频率精准稳定的50mHz的方波信号,它的输出送给分频电路进行分频。分频电路的模块图如图5-3所示。图5-3分频模块图分频模块仿真波形如图5-4所示。图5-4分频仿真波形图由仿真波形图分析可知:本设计使用的晶体振荡器clk为50MHz,clk每10个脉冲形成一个脉冲,把50MHz分为了5MHz。由于50MHz太大,被分为
21、更小的频率从仿真图无法看出。经过分频后输出的1khz的动态扫描信号clk1khz、100hz的标准百分秒信号clk100hz、5mhz的整点报时信号clk5mhz、8hz的闹钟音乐信号、1hz的标准秒信号clk1hz。5.3 按键去抖动模块本设计的实验板上使用的是产生负脉冲的接法,在按下然后立即松开按键的过程中,前后沿抖动的时间大约在10ms以内。因此我们在设计上用钟频为500Hz(周期为2ms)的5级寄存器加一个或门来避开抖动。按键去抖动的电路原理图如图5-5所示。图5-5按键去抖动电路原理图该模块用来判断是否有按键按下,当有按键按下时,要消除按键产生的抖动。功能的实现方案是判断是否有按键按
22、下,若有按键按下,则需要延时一段时间来消除抖动,等到抖动过去之后再判断信号,若依然存在低电平信号,那就断定有按键按下,然后产生有按键按下的信号。按键去抖动的模块图如图5-6所示。图5-6按键去抖动模块图按键去抖动仿真波形如图5-7所示。图5-7按键去抖动仿真波形图由仿真波形图分析可知:当按键按下时,存在一段抖动信号,在抖动过后按键仍处于按下状态,此时确认按键已按下,满足了设计要求。5.4 时钟模块时钟模块是多功能数字钟的主要部分,此次设计的时钟模块包括:时钟计时功能,模式切换功能,校时控制功能,闹钟设定功能以及数字跑表功能。时钟模块的逻辑框图如图5-8所示。图5-8时钟模块图5.4.1 模式切
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多功能 数字 论文 毕业论文
![提示](https://www.zixin.com.cn/images/bang_tan.gif)
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【可****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【可****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。