EDA综合设计与实践专业课程设计用VerilogHDL设计电子钟.doc
《EDA综合设计与实践专业课程设计用VerilogHDL设计电子钟.doc》由会员分享,可在线阅读,更多相关《EDA综合设计与实践专业课程设计用VerilogHDL设计电子钟.doc(13页珍藏版)》请在咨信网上搜索。
1、广东工业大学试验汇报 信息工程 学院 通信工程 专业 04 班 成绩评定_学号 姓名 张凤珠 老师署名_预习情况操作情况考勤情况数据处理情况试验题目 用Verilog HDL设计电子钟 第 17 周至 第 17 周 一、课程设计目标和要求目标:1. 学会使用quantus软件(编译、仿真等),并利用它进行设计部分简单数字电路;2. 利用试验室提供GW48 SOPC系统主板,结合quantus软件实现电子钟功效显示。 要求:电子钟应实现以下功效:1时钟显示功效:,该电子钟正常显示小时、分钟、秒,各用2位数码管(共6位数码管)显示范围为023时59分59秒,分辨率为1秒,包含开启和停止。2校时功效
2、:包含小时校准和分钟校准。 3跑表:包含跑表清零、开启计时、停止及继续计时功效。二、试验器件试验室提供GW48 SOPC系统主板试验箱三、设计方案和源程序代码首先分析电子钟要实现三个功效,然后确定它基础结构,因为设计时电子钟三个基础功效全部要用到数码管显示,考虑到三者为了避免竞争数码管资源问题,所以设计时电子钟有3个关键输入按键K1、K2、K3,分别为时间显示、校时功效、跑表开启,而且是当任一个按键按下,其它两个键全部无效,即此时只有按下键才有效,实施该键所控制功效开启。其次,各个功效模块设计。A 、对于时间显示模块中,包含到是时分秒各个计数器设计 ,“秒计数器”采取60进制计数器,每累计60
3、秒,发出一个“分脉冲”信号,该信号将被送到“分计数器”。“分计数器”采取60进制计数器,每累计60分,发出一个“分脉冲”信号,该信号被送到“时计数器”。“时计数器”采取24进制计数器,可实现二十四小时累计计数。 B 、对于校时模块,一样用到了上述时分计数器,不过只是能实现校时分钟和小时功效,分别用K4、K5键控制,做法是每按下一次键,对应计数器加一。C、 最终是跑表模块,这相对于前面两个模块较为复杂,它有计时复位、开启和计时停止三个功效,分别用K6、K8、K7按键控制,这里用到了毫秒、秒、分钟计数器,其中“毫秒计数器”采取100进制计数器,每累计100毫秒产生一个“秒脉冲”信号,该信号将作为“
4、秒计数器”时钟脉冲,其它同A所述。百分秒、秒和分钟信号用七段LED显示。而复位信号是高电平有效,能够对整个跑表同时清0;当开启/停止为高电平时跑表开始计时,为低电平时停止计时,变高后在原来数值基础上再计数。最终,就是整体综合。包含每个模块用到时钟设置、按键显示模块和确定输入输出参数;此次课程设计采取了一个输入主时钟源4096HZ,其它各个模块用到时钟信号以后时钟源分频得到,所以专门设置了一个分频小模块。源程序代码以下:module main(k1,k2,k3,k4,k5,k6,k7,k8,clk_4096,LED1,LED2,LED3,LED4,LED5,LED6);input k1,k2,k
5、3,k4,k5,k6,k7,k8,clk_4096;output3:0LED1,LED2,LED3,LED4,LED5,LED6;reg 3:0 LED1,LED2,LED3,LED4,LED5,LED6;reg 7:0 hour,minute,second;define hour1 hour3:0define hour2 hour7:4define min1 minute3:0define min2 minute7:4define sec1 second3:0define sec2 second7:4reg 15:0 j1,j2,j3;reg clk1,clk2,clk3;always (p
6、osedge clk_4096) /输入4096HZ时钟源 begin if(j1=40) begin j1=0; clk1=clk1; /100HZ end else j1=j1+1; if(j2=4095) begin j2=0; clk2=clk2; /1HZ end else j2=j2+1; if(j3=7) begin j3=0; clk3=clk3; /512HZ end else j3=j3+1; end /跑表 reg 7:0 missecondrun, secondrun,miurun;reg runnings,mis,sec;always(posedge clk1) be
7、gin if(k6) /复位 begin missecondrun7:0=8d0; secondrun7:0=8d0; miurun7:0=8d0; runnings=0; end if(k7) /停止 begin runnings=0; end if(k8) /运行 runnings=1; if(runnings) begin if(missecondrun3:0=9) / 1/100秒 begin if(missecondrun7:4=9) begin missecondrun7:0=0; /假如为99时,转为0 mis=1; /产生进位提醒 end else begin missecon
8、drun3:0=0; /假如只是个位为9时,十位加1,个位为0 missecondrun7:4=missecondrun7:4+1; end end else missecondrun3:0=missecondrun3:0+1; /假如个位不为0时,个位加1,十位不变if(mis) /当进位为1时才进行一次加1 begin mis=0; if(secondrun3:0=9) /秒 begin if(secondrun7:4=5) begin secondrun7:0=0; /假如为59时,转为0 sec=1; /产生进位提醒 end else begin secondrun3:0=0; sec
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 综合 设计 实践 专业课程 VerilogHDL 电子钟
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【天****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【天****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。