数字频率计优秀课程设计.doc

课程设计任务书
一、设计题目
数字频率计设计
二、设计任务
频率计又称为频率计数器，是一个专门对被测信号频率进行测量电子测量仪器。其最基础工作原理为：当被测信号在特定时间段T内周期个数为N时，则被测信号频率f=N/T。
用中小规模数字集成电路和半导体显示器件实现以下技术指标：
频率测量范围：10～9999Hz
输入电压幅度：300mV～3V
输入信号波形：任意周期信号
显示位数： 4位
电源： 220V50Hz
三、设计计划
电子技术课程设计共1周：
第1天：针对选题查阅资料，确定设计方案；
第2天：电路原理设计，进行元器件及参数选择；
第3～4天：电路仿真，画电路原理图；
第5天：编写整理设计说明书。
四、设计要求
1. 系统工作原理说明；
2. 画出系统电路原理图；
3. 对所设计电路全部或部分进行仿真，使之达成设计任务要求；
4. 写出设计说明书。
指 导 老师：
时 间： 年 月 日

目录
0综述 1
1 方案论证 2
2 原理及技术指标 3
3 单元电路设计及参数计算 5
3.1时基电路 5
3.2放大整形电路 6
3.3逻辑控制电路 6
3.4计数器 7
3.5锁存器 8
3.6译码电路 9
4 仿真 11
5 设计小结 12
5.1 设计任务完成情况 12
5.2 问题及改善 12
5.3 心得体会 12
6 参考书目 13

摘要
数字频率计是一个用十进制数字，显示被测信号频率数字测量仪器。它基础功效是测量正弦信号，方波信号和其它多种单位时间内改变物理量。在进行模拟、数字电路设计、安装、调试过程中，因为其使用十进制数显示，测量快速，显示直观，所以常常要用到数字频率计。
频率测量中直接测量数字频率计关键由四个部分组成：时基（T）电路、输入电路、计数显示电路和控制电路。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作以后形成方波信号，加到和非门另一个输入端上.该和非门起到主阀门作用,在和非门第二个人输入端上加阀门控制信号,控制信号为低电平时阀门关闭,无信号进入计数器;控制信号为高电频时,阀门开启整形后信号进入计数器,若阀门控制信号取1s,则在阀门时间1s内计数器得到脉冲数N就是被测信号频率.
在一般电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪能够正确测量频率并显示被测信号频谱，但测量速度较慢，无法实时快速跟踪捕捉到被测信号频率改变。正是因为频率计能够快速正确捕捉到被测信号频率改变，所以，频率计拥有很广泛应用范围。
本课程次设计是基于TTL系列芯片简易数字频率计,数字频率计应用所学数字电路和模拟电路知识进行设计。在设计过程中，全部电路仿真均基于Mulstisim仿真软件。

关键词：周期；频率；时基电路;锁存器;计数器;数码管;

0综述
数字频率计关键应用于计算机、通讯设备、音频视频等科研领域。它是一个用十进制数字，显示被测信号频率数字测量仪器。它基础功效是测量正弦信号，方波信号和其它多种单位时间内改变物理量。在进行模拟、数字电路设计、安装、调试过程中，因为其使用十进制数显示，测量快速，精度高，显示直观，所以常常要用到数字频率计.

1 方案论证
数字频率计关键功效是测量周期信号频率。频率是单位时间（ 1S ）内信号发生周期改变次数。假如我们能在给定 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号频率。数字频率计首先必需取得相对稳定和正确时间，同时将被测信号转换成幅度和波形均能被数字电路识别脉冲信号，然后经过计数器计算这一段时间间隔内脉冲个数，将其换算后显示出来。这就是数字频率计基础原理。信号频率就是信号在单位时间内所产生脉冲个数，其表示式为f=N/T，其中f为被测信号频率，N为计数器所累计脉冲个数，T为产生N个脉冲所需时间。计数器所统计结果，就是被测信号频率。如在1s内统计1000个脉冲，则被测信号频率为1000HZ。
测量频率基础方法有三种:直接测量法,直接和间接测量相结合方法和多周期同时测量.直接测量法最简单,但测量误差较大;后两种方法测量精度虽高,但电路复杂,为简便起见,采取直接测量法.

2 原理及技术指标
交流电信号或脉冲信号频率是指单位时间内产生电振动次数或脉冲个数。用数学模型可表示为：f=Error! No bookmark name given.式中f为频率。N为电振动次数或脉冲数。T为产生N次电振动或脉冲所需要时间。
第一步把多种被测信号经过放大整形电路，使其成为规矩数字信号实现频率测量另一必备步骤是时基电路。时基电路就是产生时间标准信号电路装置。通常要求正确稳定，所以采取1MHz或5MHz石英晶体振荡器做成标按时间信号发生器。通常计数器则采取十位计数器，N进制计数器也就是N分频器，其N进位信号也可作为N分频信号。
图2.1所表示为数字频率计系统原理总框图，被测量信号经过放大和整形电路传入十进制计数器，变成矩形波信号，此时数字频率计和被测信号频率相同，时基电路提供标按时间基准信号，此时利用所取得基准信号来触发控制电路，进而得到一定宽度闸门信号，计数时1S内，闸门开通，被测量脉冲信号经过闸门，其计数器开始计数，当1s至1.25S闸门关闭，停止计数,所得数字N就是其频率.

逻辑控制电路
数码显示器
译码器
锁存器
计数器
闸门电路
放大和整形电路
时基电路
VX

图2.1数字频率计系统原理方框图
逻辑控制电路一个关键作用是在每次采样后还要封锁主控门和时基信号输入，使

图2.2 逻辑控制电路
计数器显示数字停留一段时间，方便观察和读取数据。简而言之，控制电路就是经过循环打开主控门计数，关上主控门显示，然后清零，这个过程来完成频率计数。控制电路图2.1.b所表示.

3 单元电路设计及参数计算
3.1时基电路
用于取得稳定时间基准信号，以此来控制主控门开启时间，电路见图3.1.

图3.1 时基电路

本设计中采取用555定时器组成多谐振荡器图3.1所表示。接通电源后，电容被充电，当上升到时，使为低电平，同时放电三极管T导通，此时电容C经过和T放电，下降。当下降到时，翻转为高电平。电容器C放电所需时间为当放电结束时，T截止，将经过、向电容C充电，由上升到所需时间为当上升到时，电路又翻转为低电平。如此周而复始，于是在电路输出端就得到一个周期性矩形波。其振荡频率为
3.2放大整形电路
因为输入信号能够是正弦波，方波，三角波。以后面闸门或计数电路要求被测信号为方波，所以需要设计一个整形电路则在测量时候，首先经过整形电路将正弦波或三角波转化成方波。。对信号放大功效由三极管组成放大电路来实现，对信号整形功效由施密特触发器来实现。施密特触发器电路是一个特殊数字器件，通常数字电路器件当输入起过一定阈值，其输出一个状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一阈值，而是两个阈值，一个是高电平阈值，输入从低电平向高电平改变时，仅当大于这个阈值时才为高电平，而从高电平向低电平改变时即使小于这个阈值，其仍看成为高电平，输出状态不这；低电平阈值含有相同特点。
为确保测量精度，在整形电路输入端加一前置放大器。对幅值较低被测信号经放大后再送入整形器整形。图3.2.2为放大整形电路原理图。
此电路采取晶体管3DG100和74LS00等组成，其中3DG100为放大器，可对周期信号进行放大再传入整形器中对信号进行整形。

3.2放大整形电路

3.3逻辑控制电路
控制电路需要控制多个模块。包含计数电路，锁存电路，和译码显示电路。经过产生控制信号控制所要控制模块，同时会产生清零信号和锁存信号，使显示器显示测量结果稳定.辑控制电路作用关键是控制主控门开启和关闭，同时也控制整机逻辑关系。
此次设计采取74LS123N组成逻辑控制电路，先开启脉冲置成1，其它触发器置成0，此时时基电路传入脉冲，控制电路开始工作。被测信号经过闸门进入计数电路，于是计数器译码器开始计数，记下所测信号频率值。
当控制电路转为其它状态时，闸门关闭，计数器停止工作，数码管继续显示所测频率值。直到有一次循环，计数器清零，数码管显示消失，到此为止，频率计完成一次测量。
脉冲信号可由两个单稳态触发器74LS123N产生，它们脉冲宽度由电路时间常数决定。由74LS123N功效得出，当1、触发脉冲从1A端输入时，在触发脉冲负跳变作用下，输出端可取得一负脉冲，其波形关系恰好满足图2.2所表示波形Ⅳ和Ⅴ要求，手动复位开关S按下时，计数器清零。逻辑控制电路图3.2所表示：

逻辑控制电路图3.3

3.4计数器
为了提升计数速度，可采取同时计数器。采取4个74LS90D二-五-十进制计数器，该芯片无需额外元器件就可实现十进制计数，所以首选。计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。其特点是计数脉冲作为时钟信号同时接于各位触发器时钟脉冲输入端，在每次时钟脉冲沿到来之前，依据目前计数器状态，利用逻辑控制电路，准备好合适条件。当计数脉冲沿到来时，全部应翻转触发器同时翻转，同时也使用全部应保持原状触发器不该变状态。
被测信号经整形后变为脉冲信号（矩形波或方波），送入闸门电路，等候时基信号到来。时基信号由石英晶体多谐振荡器电路产生，经整形分频后，产生一个标准时基信号，作为闸门开通基按时间。被测信号经过闸门，作为计数器时钟信号，计数器即开始统计时钟个数，这么就达成了测量频率目标.因为频率计测量范围1～9999Hz，所以采取十进制计数器74LS90D，它不仅可用于对脉冲进行计数，还可用于分频；此电路则需分频，N位进制计数器就是N分频器。
被测信号由闸门开通送入计数器，统计所测信号频率值传入译码显示电路中，显示器显示测得频率值；待闸门关闭，计数器停止工作；电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。数字频率计测周期基础原理图3.3所表示

3.4数字频率计测周期基础原理图

当被测信号频率较低时，采取直接测频方法由量程误差一起测量误差太大，为了提升测低频时正确度，应先测周期，然后计算。
被测信号经过放大整形电路变成方波，加到门控电路产生闸门信号，如，则闸门打开时间也为10ms，在此期间内，周期为标准脉冲经过闸门进入计数器计数。若。则计数器记得脉冲数=10000个。若以毫秒为单位，则显示器上读数为10.000。
以上分析可见，频率计测周期基础原理恰好和测频相反，即被测信号用来控制闸门电路开通和关闭，标按时基信号作为计数脉冲。
3.5锁存器
锁存器是组成多种时序电路存放单元电路，其含有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一个脉冲电平敏感存放单元电路，它们能够在特定输入脉冲电平作用下改变状态。在确定时间内（1s）,计数器计数结果必需经锁定后才能取得稳定显示值.锁存器作用经过触发脉冲控制.将测得数据寄存起来,送显示译码器.锁存器能够采取8位并行输入寄存器.为使数据稳定,采取边缘触发方法器件.
在确定时间内计数器技术结果必需经锁定后才能取得稳定显示值。锁存器作用是经过触发脉冲控制，将测量数据寄存起来，送入译码显示器。锁存器能够采取通常8位并行输入寄存器。
此电路采取74LS273N锁存器，其作用是将计数器在1s结束时锁记得数进行锁存，使显示器上能稳定地显示此时计数器值。当1s计数结束时，经过逻辑电路产生信号送入锁存器，将此时计数值送入译码显示器。
选择两个8位锁存器74LS273N能够完成上计数功效。当初钟脉冲CP正跳变来到时，锁存器输入等于输入，即Q=D，从而将计数器输出值送到锁存器输出端正脉冲结束后，不管D为何值，输出端Q状态仍保持原来状态Q不变。所以在计数期间内，计数器输出不会送到译码显示器。

图3.4锁存器芯片
3.6译码电路
在闸门电路导通情况下，开始计数被测信号中有多少个上升沿。在计数时候数码管不显示数字。当计数完成后，此时要使数码管显示计数完成后数字。采取七段共阳数码管显示,译码显示器作用是把计数器产生十进制数转化成能驱动数码管正常显示段信号,从而取得数字显示.图3.5

3.5数码管显示及其控制电路

4 仿真
全部单元电路调制所需值,本此设计采取mulstisim1.0仿真运行.测信号经由三极管组成放大器放大后，送到由555组成施密特触发器输入端进行整形，使之成为计数器所要求脉冲信号。因为放大电路电源值为5V,所以输入信号比较大时，会出现线性失真，放大后信号不会太大，超出5V。当初基脉冲处于高电平时，闸门电路打开，计数器对输入脉冲进行计数。当输入信号频率为345时所测得信号频率值以下图显示344,在误差范围之内,此次设计成功.

5 设计小结
5.1 设计任务完成情况
经过为期一周课程设计，我对于数字频率计组成和功用有了了解和掌握，而且对于数字频率计个部分电路有了各设计方案进行了论证和设计。在设计频率计电途经程中对于逻辑控制电路有了更深一步认识，了解并掌握了芯片74LS123N功效和连接，而且对于译码显示器、计数器和锁存器工作有了认识和了解。
5.2 问题及改善
在仿真过程中，连接好电路以后，发觉没反应，然后经过示波器一个一个检测元件输入和输出信号，看看是不是和理论一样。找出不符合理论那部分，对照电路图进行检验修改，最终发觉并联电阻取值过大造成数码管无法显示元件功效没有实现。所以在连接电路时候要细心，这也是要改善地方。当闸门导通时，时基信号经过闸门抵达计数电路计数。因为闸门导通时间和被测信号周期相同，则可依据计数器计数值和时基信号周期算出被测信号周期T。T=1S*计数器计数值,所测频率可直接表示为所测信号频率.
5.3 心得体会
因为是第一次做课程设计，在拿到题目时，很茫然不知怎样下手。以后经过广泛查阅相关资料还有和同组同学讨论，总算找到了方向。
课程设计实践不单是将所学知识应用于实际，在设计过程中，只拥有理论知识是不够。逻辑思维、电路设计步骤和方法、考虑问题思绪和角度等也是很关键，需要我们着重锻炼能力。
经过设计也达成了设计目标，了解掌握了数字电子技术知识并应用于实践。培养了自己独立完成课题能力和动手能力，并加强了对待事物严谨态度。最终我认为我自己除了在数电知识方面收获外，还学到了很多，比学习了仿真软件，提升了软件自学能力。而且在查阅资料时能够较有效率得到自己想要信息。而这些不是能从书本上得到，是靠在实践中逐步积累。

6 参考书目
[1] 阎石主编.数字电子技术基础.第四版.高等教育出版社出版社.
[2] 林涛主编.数字电子技术基础.清华大学出版社.
[3] 董诗白主编.模拟电子技术基础.高等教育出版社.
[4]康光华主编.电子技术基础.数字部分.第四版.高等教育出版社.
[5] 李哲英，《电子技术及其应用基础》（数字部分），高等教育出版社电子
[6]陈晓文主编.《电子线路课程设计》.电子工业出版社.