电子关键技术专业课程设计例文.doc

电子技术课程设计汇报

题 目： 数字时钟设计
专 业： 应用电子技术
班 级： 电子06-1
学 号： 01
姓 名：
指导老师：
设计日期： .12.1~.12.15

摘 要 本文针对简易数字钟设计要求，提出了两种整体设计方案，在比较两个方案优缺点后，选择了其中较优一个方案，进行由上而下层次化设计，先定义和要求各个模块结构，再对模块内部进行具体设计。具体设计时候又依据可采取芯片，分析各芯片是否适合此次设计，选择较适宜芯片进行设计，最终将设计好模块组合调试，并最终在EWB下仿真经过。
关键词 数字钟，EWB，74LS160，总线，三态门，子电路

一、 引言
所谓数字钟，是指利用电子电路组成计时器。相对机械钟而言，数字钟能达成正确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点报时，定时报闹等功效。
设计过程采取系统设计方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行具体设计，决定各个功效子系统中内部电路，最终进行测试。
二、 任务分析
能按时钟功效进行小时、分钟、秒计时，并显示时间及调整时间，能整点报时，定点报时，使用4个数码管，能切换显示。
三、 总体设计
本阶段任务是依据任务要求进行模块划分，提出方案，并进行比较分析，最终找到较优方案。
方案一、采取异步电路，数据选择器
将时钟信号输给秒模块，秒模块进位输给分模块，分模块进位输入给时模块，切换时候使用2选1数据选择器进行切换，电路框图以下：
显示
切换
秒钟
分钟
小时
控制
1Hz脉冲信号
闹钟

该方案优点是模块内部简单，基础不需要额外电路，但缺点也很显著，该方案结构不清楚，模块间关系混乱，模块外还需使用较多门电路，不利于功效扩充，且使用了异步电路，计数在59时候，高一级立即进位，故此次设计不采取此方案。

方案二、采取同时电路，总线结构
时钟信号分别加到各个模块，各个模块功效相对独立，框图以下：

闹钟
小时
分钟
秒钟
显示
控制
显示总线
控制总线
1Hz信号

该方案用总线结构，关键功效集中在模块内部，模块功效较为独立，模块间连线简单，易于扩展，此次设计采取此方案。
总而言之，此次设计采取方案二。秒计数和分计数为60进制，时计数为24进制，为了简化设计，秒和分计数采取同一单元。控制模块有两部分，一为实现调整切换，二为实现显示切换。现对本方案中各个关键功效模块接口定义以下：
1. 60进制模块（电路图中模块名称为60count，下同。）

实现同时60进制计数，可调整
电源
5v
时钟信号输入
接1Hz信号源
进位输入
接秒进位信号，实现秒功效时，接低电平。
进位输出
秒模块接分模块，分模块接时模块
显示输出
接到显示总线，能闪烁
闹钟比较信号输出
接到闹钟，秒模块悬空
整点报时信号输出
接到响铃，实现3短1长响铃
调整使能端
入0有效，有效时，显示信号输出，同时屏蔽进位输入和进位输出，许可调整信号输入。
显示使能端
入0有效
调整信号输入

2. 24进制模块（24count）

实现同时24进制计数，可调整
电源，时钟信号
同上
进位输入
接分进位信号
进位输出
秒模块接分模块，分模块接时模块
显示输出
同上
闹钟比较信号输出
接到闹钟
调整使能端，显示使能端，调整信号输入
同上

3. 闹钟模块（60clock，24clock）

实现可和时钟比较，并输出闹铃信号，可调整
电源，时钟信号
同上
闹钟比较信号输入
秒模块接分模块，分模块接时模块
显示输出
同上
闹铃输出
接到蜂鸣器
调整使能端，显示使能端，调整信号输入
同上

4. 控制模块（fun，func）

管理总线资源，对各个模块输出控制信号
电源
5v VCC
调整切换信号
接各个需要调整模块
调整信号
接到各个需要调整模块
显示切换信号
接到各个需要共享显示总线模块
控制信号输出
接到各个模块，有且只能有1个为0

至此，本阶段就结束了。在上面接口定义中，也能够发觉，各个模块独立性是很强，这么结构使得以后扩展很轻易。
四、 具体设计
在上一阶段进行总体设计完成后，现在就能够分开独立完成各个功效模块了。本阶段关键问题在于计数器设计，计数部分需要24进制和60进制计数器，控制部分需要循环计数器。因为标准集成计数器没有所需进制，需要编程实现。
首先，需要选择使用集成芯片，总体思绪是在满足所需功效前提下，能是电路尽可能简单。有以下方案：

1. 采取74160
该芯片管脚及功效表图所表示：74160为异步复位，同时置数，ENP，ENT同时为一时才能够计时，其中之一为高电平时，则保持。RCO产生进位信号。74160相对于其它芯片来说，功效较少，使用简单，不过也因功效简单造成在实现数字钟一些特定功效时需要加入比较多附加电路。如74160没有减计数功效，须寻求其它方法来处理，设计较复杂。，因为不准备设计减计数，在功效能满足要求前提下，该芯片使用简单，适合此次设计。
2. 采取74190
芯片管脚图及真值表图所表示：可知，74190上升沿触发，由U/D’控制加减计数，有异步置数段ＬＯＡＤ，没有复位端，ＲＣＯ输出低电平进位或借位信号，ＭＡＸ／ＭＩＮ在为９或０时输出高电平，ＣＴＥＮ高电平时保持。74190功效相当强，但也所以使用复杂，不利于电路简化，且该芯片没有复位端，不利于一些功效实现。因为此次设计不使用加减计数，该芯片有较多多出功效，不采取。

3. 采取74192
管脚图和真值表图所表示：可知，74192上升沿触发，由ＵＰ，ＤＯＷＮ两管脚控制加减计数，有异步置数端ＬＯＡＲ和异步复位端ＣＬＲ，ＢＯ’和ＣＯ’分别输出高电平表示加进位和减进位。74192功效能够完成此次设计目标，但假如不设计减计数话则有很多多出管脚，使用复杂，基于简单标准，本设计不采取。

总而言之，此次设计采取74160作为关键芯片。
此次设计还要使用循环计数器，采取74160和74138组成。
74138管脚图和真值表图：输出信号中只有一条为低电 平，其它为高电平，和74160组合使用后，可产生满足要求控制信号。

至此，能够依据总体设计中对子模块定义，对各个模块进行单独设计了。设计过程中可对单个模块进行调试，调试经过后，打包成模块（子电路），方便以后使用。
(具体电路图附在文后)
五、 组装电路并调试
在经过前面多个阶段设计后，数字钟各个模块已经设计完成，依据总体设计时方案框图，将各个子电路组合起来，加入1Hz时钟信号，对电路进行总体测试。
经测试，电路能够正常计时，并显示，调整无误。将时间调整到23：59，闹钟调到00：01分，进行测试，时钟进位正常，有整点报时，报时为3短1长，闹铃正常，响铃连续1分钟，中间可按调整键关闭闹铃。
六、 缺点及改善
1. 只能进行加调整，要进行减调整几乎不可能在现有电路基础上改善，只能重新设计，这是一开始就没考虑到。
2. 分钟和秒使用同一功效模块，简化了设计，但对秒计时来说，该模块有较多不需要功效，在实际生产时候，应该分开设计。
3. 为了方便使用，能够将控制模块输出控制信号接到LED指示灯上，指明目前所在状态。
七、 心得体会
经过长达两个星期设计和思索，最终在EWB上完成了数字钟模拟。其间碰到了很多问题，但最终全部一一得四处理。现将心得体会总结以下：
1. 设计早期要考虑周到，不然后期改善很困难。应该在早期就多思索多个方案，进行比较论证，选择最适宜方案动手设计。总体设计在整个设计过程中很关键，应该花较多时间在上面。
2. 方案确定后，才开始设计。设计时，多使用已学方法，如列真值表，化简逻辑表示式，要整体考虑，不可看一步，做一步。在整体设计全部正确后，再寻求简化方法。
3. 在设计一些模块时候无法把握住整体，这时能够优异行小部分功效实现，在此基础上进行改善，即使可能会多花部分时间，但这比空想要有效多。
4. 尽可能是电路连线有序，模块之间关系清楚，既利于自己修改，也利于和她人交流。假如电路乱连自己全部看不懂，那还怎样改善和扩展。
5. 很多难点突破全部来自于和同学交流，交流使自己取得更多信息，开拓了思绪，所以要重视和她人交流。
6. 应该有很好理论基础，整个试验全部是在理论指导下完成了，设计过程中使用了很多理论课上学内容，如真值表、卡拉图等。此次设计把理论应用到了实践中，同时经过设计，也加深了自己对理论知识了解和掌握。

参考资料
[1] EWB5.0 自带帮助文档
[2] 清华大学教研组编，阎石主编：《数字电子技术基础》（第四版），北京， 高等教育出版社 ，

附录一 使用说明

1. 调整时间
按L键切换到调整小时，或调整分钟，按J键调整。
2. 调整闹钟
按L键切换到调整闹钟小时，调整闹钟分钟，按J键调整。
闹铃时候，按J键能够关闭闹铃。
3. 切换显示
按T键切换显示秒，闹钟。附录二 电路图