电容式触摸屏设计综合规范精典.docx

电容式触摸屏设计规范 【导读】：本文简单介绍了电容屏方面相关知识，正文关键分为电子设计和结构设计两个部分。电子设计部分包含了原理介绍、电路设计等方面，结构设计部分包好了外形结构设计、原料用材、供给商工艺等方面【名词解释】1. V.A区：装机后可看到区域，不能出现不透明线路及色差显著区域等。2. A.A区：可操作区域，确保机械性能和电器性能区域。 3. ITO：Indium Tin Oxide氧化铟锡。涂镀在Film或Glass上导电材料。4. ITO FILM：有导电功效透明PET胶片。5. ITO GALSS：导电玻璃。6. OCA：Optically Clear Adhesive光学透明胶。7. FPC:可挠性印刷电路板。8. Cover Glass（lens）：表面装饰用盖板玻璃。9. Sensor：装饰玻璃下面有触摸功效部件。（Flim Sensor OR Glass Sensor）【电子设计】一、电容式触摸屏介绍 电容式触摸屏即Capacitive Touch Panel（Capacitive Touch Screen），简称CTP。依据其驱动原理不一样可分为自电容式CTP和互电容式CTP，依据应用领域不一样可分为单点触摸CTP和多点触摸CTP。1、实现原理 电容式触摸屏采取多层ITO膜，形成矩阵式分布，以X、Y交叉分布作为电容矩阵，当手指触碰屏幕时，经过对X、Y轴扫描，检测到触碰位置电容改变，进而计算出手指触碰点位置。电容矩阵以下图1所表示。 图1 电容分布矩阵电容改变检测原理示意介绍以下所表示：名词解释：0：真空介电常数。1 、2：不一样介质相对真空状态下介电常数。S1、d1、S2、d2分别为形成电容面积及间距。 图2 触摸和非触摸状态下电容分布示意非触控状态下：C=Cm1=10S1/d1触控状态下：C=Cm1*Cmg/(Cm1+Cmg)，Cm1=10S1/d1，Cmg=Cm1=20S2/d2电容触摸驱动IC会依据非触控状态下电容值和触控状态下电容值差异来判定是否有触摸动作并定位触控位置。2、自电容和互电容 自电容式CTP是利用单个电极本身电容改变传输电荷，由一端接地，另一端接激励或采样电路来实现电容识别（测量信号线本身电容）。自电容式CTP坐标检测是依次检测横向和纵向电极阵列，依据触摸前后电容改变分别确定横向和纵向坐标，然后组合成平面坐标确定触摸位置。当触摸点只有一个时，组合后坐标也是唯一一个，能够正确定位；当触摸点有两个时，横向和纵向分别有两个坐标，两两组合后出现四组坐标，其中只有两个时真实触摸点，另两个就是属称“鬼点”。所以自电容式CTP无法实现真正多点触摸。 互电容式CTP失利用两个电极进行传输电荷，一端接激励，另一端接采样电路来实现电容识别（测量垂直相交两个信号之间电容）。互电容式CTP坐标检测也是检测横向和纵向电极阵列，不一样是它是由横向依次发送激励而纵向同时接收信号，这么能够得到全部横向和纵向交汇点电容值，依据电容值改变能够计算出每一个触摸点坐标，这么即使有多个触摸点也能计算出每个触摸点真实坐标。所以互电容式CTP能够实现真实多点触控。 自电容优点是简单、计算量小，缺点是单点、速度慢；互电容优点是真实多点、速度快，缺点是复杂、功耗大、成本高。3、结构及材料使用二、驱动IC介绍 电容屏驱动IC是电容屏工作处理主体，是采集触摸动作信息和反馈信息载体，IC采取电容屏工作原理采集触摸信息并经过内部MPU对信息进行分析处理从而反馈终端所需资料进行触摸控制。IC和外部连接是经过对外引脚进行，电容屏驱动IC厂家众多，各自设计也不尽相同，不过基础原理也是大同小异，所以个驱动IC芯片引脚也比较类似，只有部分引脚是各自功效中特殊设计，以下对电容屏驱动IC引脚做一个简单说明。驱动信号线：即Driver或TX，是电容屏电容驱动信号输出脚。感应信号线：即Sensor或RX，是电容屏电容感应信号输入脚。电源电压：分模拟电源电压和数字电源电压。模拟电压范围通常为2.6V3.6V，经典值为2.8V和3.3V；数字电压即电平电压为1.8V3.3V，由主板端决定。电容屏设计能够设计为单电源和双电源两种模式，现在以单电源供电为主（能够降低接口管脚数）。GND：也分为模拟地和数字地两种，通常两种地共用，特殊情况下需将两种地分开以降低两种地之间串扰现象。I2C接口：I2C接口包含I2C_SCL和I2C_SDA。I2C_SCL为时钟输入信号，I2C_SDA为数据输入输出信号。SPI接口：SPI接口包含SPI_SSEL、SPI_SCK、SPI_SDI、SPI_SDO。SPI_SSEL为片选信号，低电平有效；SPI_SCK为时钟输入信号；SPI_SDI为数据输入信号；SPI_SDO为数据输出信号。RESET：芯片复位信号，低电平有效。WACK：芯片唤醒信号。TEXT_EN：测试模式使能信号。GPIO0N：综合功效输入输出IO口。VREF：基准参考电压。VDD5：内部产生5V工作电压。以上引脚定义没有包含全部驱动IC功效，如LED、Sensor_ID、Key_Sensor等特殊功效作用管脚，这些管脚需依据具体IC确定其具体作用及使用方法。三、ITO图形设计ITO可蚀刻成不一样图形，不过造价师相同，而且极难讲哪个图像比其它图形工作效率高，因为触摸屏必需和电子间配合才能发挥作用。I-phone采取图形是最简单一个，即在ITO在玻璃一面为横向电极，在另一面为纵向电极，此设计简单巧妙但几何学要求尤其工艺电能来产生正确焦点。 图3 I-phone Pattern 闭路锁合钻石形Pattern是最常见ITO图形，45角轴线组成菱形块，每个菱形块经过小桥连接，此图形用于两片玻璃，一片是横向菱形排，另一片是纵向菱形列，导电图形在玻璃内侧，行和列对应锁定后贴合。菱形图形大小不一，取决于制造商，但基础在4-8mm之间，几乎全部电子控制器（CTP控制IC）全部可用于此图形。 图4 菱形Pattern 复杂图形ITO图形需要专用电子控制器，有时需要购置许可。部分IC厂会依据本身特点设计特定Pattern，且为避免滥用或保护权利会申请图形专利。现在基础ITO Pattern有Diamond、Rectangle、Diamond& Rectangle、Hexagon等。四、布局设计要求 依据驱动IC放置位现在可分为COF、COB两种方法。 COF即Chip on FPC，作为终端导向方法被广泛应用，这种设计方法可依据实际应用效果和市场改变在不更改主板情况下更换电容屏设计方案，可兼容多个电容屏驱动IC设计方案。缺点是前期和后期调试工作量大，备料周期长。 COB即Chip on Board，将驱动IC融合在主板端带来一个问题是主板和电容屏驱动IC方案确定后不能随意更改设计方案，因为电容屏驱动IC基础全部不是PIN to PIN兼容，更换方案意味着重新布局相关主板设计。COB方案优点成本降低，交期短，方便备料，前期设计和后期调试工作量小。不管是COF或COB方案全部需要在布局走线时注意相关设计要求，依据IC原厂提议和供给商实际应用经验，总结以下设计注意事项：1、关键器件布局 各组电源对应滤波电容需靠近芯片引脚放置，走线尽可能短，以下为IC周围元件布局示意图： 图5 元件布局示意图 电容屏和主板连接端口周围不要走高速信号线。对于COB方案，触控IC尽可能靠近Host IC。触控IC及FPC出线路径要求远离FM天线、ADV天线、DTV天线、GSM天线、GPS天线、BT天线等。和触控IC相关器件尽可能放进屏蔽罩中，且尽可能采取单独屏蔽罩。触控IC周围有开关电源电路、RF电路或其它逻辑电路时，需注意用地线隔离保护触控IC、芯片电源、信号线等。 RF是手机中最大干扰信号，所以对芯片和RF天线间间距有一定要求：在顶部要求间距20mm，在底部要求间距10mm。适适用于COF和COB方案。2、布线 1）电源线尽可能短、粗，宽度最少0.2mm，提议0.3mm。驱动和感应信号线走线尽可能短，减小驱动和感应走线环路面积。 驱动IC未使用驱动和感应通道需悬空，不能接地或电源。 对于COB方案，主板上信号线走线尽可能短，尽可能靠近和屏体连接接口。提议将IC周围驱动和感应信号按百分比预留测试点，方便量产测试，最少需要各留两个测试点。I2C、SPI、INT、RESET等接口预留测试点，方便Debug。 2）用地线屏蔽驱动通道，避免驱动通道对Vref等敏感信号或电压造成干扰。 图6 驱动通道地线屏蔽 3）信号线（驱动通道和感应通道）提议平行走线，避免交叉走线。对于不一样层走线情况，避免两面重合平行走线方法（FPC两面重合平行走线会形成电容），相邻驱动通道和感应通道平行走线之间以宽度0.2mm地线隔离，以下图所表示： 图7 正确走线方法 图8 错误走线方法 因为结构限制，造成驱动和感应通道必需交叉走线时，尽可能降低交叉面积（降低因走线而产生结点电容，形成电容和面积相关），强制提议交叉进行垂直交叉走线，尤其注意避免数次交叉。同时驱动和感应走线宽度使用最小走线宽度（0.070.08mm）。 图9 推荐走线方法（完全垂直） 图10 错误走线方法（非垂直走线） 对于COB方案多层方案，提议驱动和感应通道采取分层走线，且中间以地线屏蔽。 4）信号线（驱动和感应通道）必需避免和通讯信号线（如I2C、SPI等）相邻、近距离平行或交叉，以避免通讯产生脉冲信号对检测数据造成干扰。对于距离较近通讯信号线，需要用地线进行屏蔽 图11 平行走线下地线屏蔽隔离 图12 错误走线方法（交叉） 5）地线及屏蔽保护 芯片衬底必需接地，衬底上需放置可靠地线过孔，提议过孔数量48个。驱动和感应通道压合点两侧均须放置地线压合点，空间许可情况下，驱动和感应通道走线两侧必需放置地线，提议地线宽度0.2mm。 图13 地线保护 FPC未走线区域需要灌铜，大面积灌铜能减小GND走线电阻，屏蔽外部干扰。提议采取网格状灌铜，既起到屏蔽作用又不增加驱动和感应线对地电容。提议网格铜规格：Grid=0.3mm，Track=0.1mm。不管COF或COB，连接Sensor和Guitar芯片FPC，其信号线走线后面需铺铜，同时提议增加接地屏蔽膜。 图14 接地屏蔽膜 和主控板接口排线尽可能设置两根0.2mm地线，确保电气可靠接地。如结构许可，补强可用钢板，若能确保钢板可靠接地则效果愈加好。 6）设计参考 FPC设计时需要考虑关键尺寸以下图所表示： 图15 FPC关键尺寸示意图 FPC走线严禁直角或折线，折弯处需倒圆弧；元件摆放区必需给予补强，方便贴片或焊接；全部过孔尽可能打在补强板区域，FPC弯折区及周围不能有过孔；设计图上必需标注补强区位置及总FPC厚度，弯折区及周围不能有补强；弯折区和元件区过渡圆角要达成R=1.0mm，并提议在拐角处加铜线以补充强度，降低撕裂风险。 图16 弯折区和元件区过渡之圆角在FPC设计中还要注意元件区空间大小，尤其是在结构图确定中，要充足考虑元件区大小预留结构空间。五、ESD防护 ESD性能是电子产品全部需要关注基础性能，ESD性能直接影响了电子产品电气性能甚至使用寿命。在CTP设计时应尤其注意ESD防护，提议参考事项：1）FPC边缘和机壳开孔或缝隙距离3mm，避免ESD直接对FPC放电。2）机壳设计时，提议选择有接地金属外壳或无金属结构件塑胶外壳，提供ESD能力。3）部分IC可增加防ESDTVS管等器件，如Focaltech，可提供抗ESD能力。4）FPC设计中，增加网格GND屏蔽（必需时增加接地屏蔽膜），保护I2C信号，放置ESD干扰串入主板。5）减小VDD和GND距离，提升抗辐射ESD干扰能力。6）ITO Sensor周围进行围地保护，避免ESD直接干扰Sensor。7）隔离地线保护，IC工作电源地和FPC周围保护地分离，在IC外围进行充足连接，预防ESD直接打到IC上。六、技术展望 伴随电容屏广泛应用及其市场潜力开发，电容屏技术越来越受到大家关注和肯定。 在市场整合方面，电容屏标准化、共用性是电容屏供给商急需努力和实施市场技术要求。 在技术方面，也有多个不一样发展方向。1、驱动IC方面，在提升驱动IC性能同时，将LCM驱动和CTP驱动融合在一起是一个方向。2、在玻璃面板方面，轻薄是未来努力关键方向。一个是在LCD玻璃表面做CTPITO Sensor，将LCM和CTP融合到一起；一个是in-cell，即直接将CTP Sensor融合在LCD玻璃里面，即LCD玻璃本身带有CTP功效。【结构设计】一、结构及材料使用 1、结构 GF结构 结构：cover glass+film sensor。特点：此结构用单层film sensor，ITO为三角形结构，只支持单点，可做到虚拟两点手势。优点：开模成本很低，性价比高，单价属电容TP中最低结构，总厚度可做薄，透光性好，交期短，Cover外形可更换。缺点：单点为主，手写较差，虚拟两点手势正确度差。GFF 结构：cover glass+film sensor+film sensor。特点：此结构用两层film sensor，ITO为菱形结构，支持真实多点操作。优点：正确度高，手写效果好，支持真实两点，cover外形可更变。缺点：透光性差，比G/G结构低5%。价格比G/F高，比G/G低。GG 结构：cover glass+glass sensor特点：此结构用单层glass sensor，ITO为菱形结构，支持真实多点。优点：正确度高，透光性好，手写效果好。支持真实多点，cover外形可更变，可靠性好及使用寿命长。缺点：受撞击后底面glass sensor轻易破坏，开发成本高，周期长，可替换性差。2、材料使用1）ITO GLASS：是Indium Tin Oxide 三个英文字母缩写，即氧化铟锡。ITO 玻璃是在清洁绝缘素玻璃表面上，以真空镀膜法依序镀上SiO2 层及ITO 层所制成，ITO薄膜特征是，在可见光区含有高度穿透率和极佳电导性。a、现在常见ITO GLASS厂家有：百旭子，旭硝子。b、GLASS SENSOR：0.33mm，0.4mm，0.55mm。2）ITO Film：氧化铟锡薄膜。常见0.125mm。3）OCA：常见规格有50um、100um、150um、200um、250um、300um。厂家关键有3M,日立化成，三菱树酯。4）Cover Glass：使用强化玻璃，厚度有0.55、0.7、0.8、0.95、1.0、1.1规格，表面硬度通常为7H。5）PMMA：使用厚度提议1.0mm以上，且LCM和CTP间隙最少要0.5mm。