数字电子钟优秀课程设计.docx

东莞理工学院城市学院

《数字逻辑和数字电路》
课程设计汇报

题 目： 数字电子钟逻辑电路设计
班 级：物联网工程
学生姓名：
学 号：
指导老师：
日 期： 4月3日
如有问题，加微信：liyu7473

目录
摘要 2
1. 前言 3
2.设计任务与要求 4
2．1设计任务 4
2．2课程设计任务 4
3.方案设计与论证 5
3.1总体设计思路 5
3.2总体方案的比较和分析 5
3.3总体芯片简介 6
4.电路设计 7
4.1电路模块1——计时模块 7
4.2电路模块2——校时模块 7
4.3电路模块3——响声报时模块 8
4.4总电路图及元器清单 9
4.5 电路仿真 10
5.焊接与调试 11
5.1焊接 11
5.2调试 13
6.性能测试与分析 14
6.1测试结果分析 14
6.2性能对比分析 14
6.3问题分析 15
7.完成项与心得体会 16
7.1完成项 16
7.2心得体会 16
参考文献 17
附录一：连线图 18
附录二：实物图 19
附录三：元件清单 19
附录四：芯片管脚图及真值表 19

摘要
数字钟是一个用数字电路技术实现时、分、秒计时装置，和机械式时钟相比含有更高正确性和直观性，且无机械装置，含有更长使用寿命，已得到广泛使用。数字钟设计方法有很多个,比如，可用中小规模集成电路组成电子钟；也能够利用专用电子钟芯片配以显示电路及其所需要外围电路组成电子钟；还能够利用单片机来实现电子钟等等。这些方法全部各有其特点，其中利用单片机实现电子钟含有编程灵活，并便于功效扩展。
设计过程采取系统设计方法，分析要求，进行总体设计，划分系统，然后进行具体设计，决定各个功效子系统中内部电路，最终进行测试。选择了最优方案，定义和要求各个模块结构，再对模块内部进行具体设计，分析芯片是否适宜，最终将设计好模块组合调试，并在proteus进行仿真，最终进行焊接和调试。
关键词：数字电子钟 校时 报时 74LS161 555定时器

1.序言
为巩固《数字电子技术基础》所学知识和学会应用，我们开展了为期一周数电课程设计项目。本设计题目是数字钟，数字钟和多级进制原理一样，数字钟会比平时试验多多个进制，所以会更复杂一点。
课程设计能够学到很多东西，避免我们只会纸上谈兵。课程设计能真正考量我们动手能力，处理问题能力，检验真理能力。当然，我们实际上碰到问题比想象中多很多，并不是说项目仿真成功就能够了把实物做出来，即理想和现实存在很远差距。
本设计亮点：
（1） 计时模块中，采取门电路只用了和门和非门，门电路种类少，第一降低了连接时犯错率，第二节省材料，第三方便排查错误。
（2） 响声报时模块中，59分51、53、55、57秒需要响4次低音，51分59秒响一次高音，能够把它分为高音信号和低音信号。低音又分为4个信号，假如把4个信号全部接入电路，那么电路会显得很冗余而且浪费材料浪费空间，所以我接了51秒信号（51秒信号包含了全部所需响声信号）和59秒信号加在一个异或门上，这么降低了很多信号接入。
（3） 校时模块中，时区和分区校时为接入一个高电平（常态为低电平）来产生上升沿脉冲，从而达成进位效果。秒区采取清零来达成校时功效，即等到实际秒钟为零时按下开关清零。

2.设计任务和要求
2．1设计任务
a.计时功效。能够实现秒、分、时计数；
b.显示功效。用数码管显示计时情况；
c.校时功效。经过校时开关依次校准秒、分、时，使数字钟正常走时；
d.整点报时功效。在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音。
2．2课程设计任务
要求学生利用以下数字电子技术知识完成课程设计：
1.掌握逻辑代数基础知识。掌握门电路关键参数、不一样类型门电路特点。
2.掌握组合逻辑电路特点、分析方法及其设计方法，如译码器。
3.掌握多种触发器功效，了解多种触发器电路特点。
4.掌握时序逻辑电路分析方法，了解不一样时序逻辑电路设计要求，如计数器。
要求学生认真查阅资料、遵守课程设计时间安排、按时到试验室完成作品制作、并认真书写汇报。汇报中要求有完整电路图，具体电路元件列表，电路工作原理和元器件说明，最终进行设计总结。汇报格式要求按《东莞理工学院城市学院课程设计汇报》要求。
经过选择下述4个课程设计题目中一个进行设计、制作、调试，最终确定能够达成任务要求实物电路板，写出设计汇报。

3.方案设计和论证
3.1总体设计思绪

图3.1总体设计图
数字钟其实就是利用计数器达成简单计数功效。首先要用计数器产生计数功效，译码器译码计数器输出信号，和数码管实现显示功效。经过秒、分、时三模块之间进制转换达成计时功效，用高低点平和单刀双掷电路实现校时功效，最终经过利用和门，非门，然后接入计数器计数，达成一定时间后，用蜂鸣器达成整体报时功效。
3.2总体方案比较和分析
小组组员总共有四个方案，经过比较，喇叭模块响声高低全部是经过频率进行控制，计数模块和译码器全部是相同进制芯片，校时模块经过对比，选择下一级CP信号经过控制高低点来校时这一个方案，也分析了其功效作用，完成了总体方案分析比较。
3.3总体芯片介绍
3.3.1 译码芯片CD4511
CD4511是BCD-7段数码管译码器/驱动器， CD4511功效用于将BCD码转化成数码块中数字,经过它解码， 能够直接把数字转换为数码管显示数字， 从而简化了程序。
图3.2 CD4511管脚图
74HC4511译码器原理：
译码为编码逆过程。它将编码时给予代码含义“翻译”过来。实现译码逻辑电路成为译码器。译码器输出和输入代码有唯一对应关系。74LS47是输出低电平有效七段字形译码器，它在这里和数码管配合使用。
3.3.2 计数器74LS161
74LS161是常见四位二进制可预置同时加法计数器，从74LS161功效表功效表中能够知道，当清零端CR="0"，计数器输出Q3、Q2、Q1、Q0立即为全"0"，这个时候为异步复位功效。当CR="1"且LD="0"时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0状态分别和并行数据输入端D3，D2，D1，D0状态一样，为同时置数功效。而只有当CR=LD=EP=ET="1"、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器清零功效和置数功效，一片74LS161能够组成16进制以下任意进制分频器。

图3.3 74LS161管脚图
4.电路设计
4.1电路模块1——计时模块

图4.1 计时模块
此模块是计时模块，CD4518采取并行进位方法，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这么从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器输出端Q4A作为第二个加计数器输入端ENB时钟脉冲信号，便可组成两位8421编码计数器，依次下去能够进行多位串行计数。CD4520/CC4520为二进制加计数器，由两个相同内同时4级计数器组成。计数器级为D型触发器，含有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。CR线为高电平时，计数器清零。计数器在脉动模式可级联，经过将Q3连接至下—计数器EN输入端可实现级联，同时后者CP输入保持低电平。
4.2电路模块2——校时模块

图4.2 校时模块
（1）开关使用说明
SW1为秒钟清零开关，开关为上时时钟正常走动；SW2为分模块校时，按下开关即可进位，校时完成后需要把开关拔到上；SW3为时模块校时，按下开关即可进位，校时完成后需要把开关拔到上。
（2）实现原理
SW1单刀双掷6管脚开关，需要手动复位，常态接入是进位信号，另一管脚接地，使开关拨到下CR为低电平,实现清零功效。
SW2、SW3是两个单刀双掷，按压常闭连接是上一个计数器进位信号，没有进位信号时为低电平，按下开关是高电平，从而产生一个从低电平到高电平电压改变，相当于时钟信号上升沿阶段，从而产生手动进位信号，进而达成校时功效。
4.3电路模块3——整点响声模块

图4.3 响声报时模块
任务要求59分51、53、55、57秒响低音，59分59秒响高音，先把分个位Q3、Q0和分十位Q2、Q0接入74LS20和非门，再接入74HC04反相器，先实现59分连接，将秒个位Q3、Q0接入和门，然后将秒十位Q0，Q2和和门，和59分信号四个输入接入和非门（U15：A），以后接入非门后接二输入和门（U14：C）和门另一端输入高频，再接入或门（U13：B）完成59分59秒高音报时；U11：B5则是连接51秒和非门，然后接入异或门，异或门即实现相同为1，不一样为0功效，最终接入二输入和门（U14：B），此和门另一端接低频，实现59分51.53.55.57秒低音报时。
4.4电路模块4——时钟脉冲模块

图4.4 时钟脉冲模块
该模块关键由555定时器组成，3号管脚产生1HZ时钟脉冲信号。
4.5总电路图及元器清单

图4.5 数字钟proteus仿真图
注：元器清单详见附录三
因为试验室可供材料选择有限，我所设计方案中CD4518芯片缺乏，所以小组最终选择用74LS161计数器替换CD4511计数器，方案选择原理图图4.4

4.6 电路仿真

图 4.6 proteus仿真图
根据设计模块画好电路图后，在proteus中仿真并检验能否正常运行，按下开关sw1检验是否能够正常清零秒钟；按下SW2、SW3是否能够对分模块和时模块进行校时；调时到59分51秒是否能够正常响声报时。不能正常运行需要进行改善，经检验，此电路能够正常运行，而且功效能够实现。图4.5。

5.焊接和调试
5.1焊接
（1）焊接模块1——计时模块实物焊接图

图5.1 计时模块实物图
（2）焊接模块2——校时模块

图5.2 校时模块实物图
校时模块为一个2单刀双掷开关两个按钮开关（自动复位）组成

（3）焊接模块3——整点响声模块

图5.3 整点响声模块实物图
响声模块由门电路、高低频率脉冲、蜂鸣器组成。
(4)整体实物图

图5.4 整体实物图

5.2调试
（1）调试思绪：经过观察实物图显示，能够分模块进行调试；
1. 假如发觉数码管显示乱码，译码器跟数码管了解错误；数码管显示数字不按常规跳动，计数器跟译码器连接错误。
2. 假如分秒时不能够正常实现其六十进制和二十四进制正常运转，就能够确定其问题是由清零端门电路引发，所以发觉问题，对计时模块进行调试。
3.假如不能按要求响铃，则是响铃模块连接问题，能够对响铃模块实物进行调试；
4.假如按压开关以后，不能根据要求进行校时，能够确定是开关问题或开关连线连错。
（2）调试模块
显示模块、校时模块、计时模块
（3）调试结果
校时模块不能按要求达成按压开关一次增加一分或一小时，计时模块秒模块不能正常进行六十进制显示。
（4）结果分析
假如出现上诉问题可依据问题原因分别进行排查处理，假如是电路虚焊或冷焊，可用万用表进行排查。

6.性能测试和分析
6.1测试结果分析
1. 仿真测试结果图图4.6所表示。
2. 实物运行结果以下，时钟显示时间为08:09:50。

6.2性能对比分析
功效模块
计时功效
显示功效
校时功效
整点报时功效
设计题目标性能指标
能够实现秒、分、时计数
用数码管显示计时情况
经过校时开关依次校准秒、分、时，使数字钟正常走时
在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音
仿真实际性能参数

能够实现秒、分、时计数
用数码管显示计时情况
经过校时开关依次校准秒、分、时，使数字钟正常走时
在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音
实物性能参数
能够实现秒、分、时计数
数码管大部分能够正常显示，自是秒钟数码管烧坏了一根发光二极管
经过校时开关依次校准分、时，秒钟能够清零，使数字钟正常走时
在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音
实物和设计题目标差异
能够达成设计题目标要求
功效上一样，显示上少了一根发光二极管
经过校时开关只能校准分、时，秒钟可清零
扬声器发出声音不够响亮，响声模块没有实现和计时模块相连
图表6.1 性能对比分析表

6.3问题分析
6.3.1 芯片74HC04和74LS04使用问题
在前期进行模块测试时候用到过74LS04芯片，在时模块脉冲CP端直接和74LS04，在开启仿真后数码管显示为1，即计数器计数1位，而使用74HC04不会出现这么情况。经查阅资料发觉74HC04和74LS04全部是非门，但有一定区分。 LS代表低功耗肖特基，HC是高速COMS，LS速度比HC略快； LS采取TTL电平，HC是COMS电平。推测出74LS04在接入电压是会产生一瞬间高电平，使CP端收到错误上升沿脉冲，进而计数1。
处理方法：1. 因为试验室用是74LS04，所以我们避免用74LS04输出直接和CP相连。2. 能够在74LS04和CP之间连接一个电容，把74LS04产生高电平抵消掉。
6.3.2 非门和计数芯片使用注意事项
依据上面情况，74LS00（2输入和非门）一样会出现这么问题，或能够说带有非门LS系列芯片不符合直接连接在计数芯片，（待完善）
6.3.3 单次脉冲和手动产生低高电平
（待完善）
6.3.4首次开启数字钟显示问题
（待完善）

7.完成项和心得体会
7.1完成项
在做试验过程中，小组在设计过程协力完成了计时模块，校时模块和报时响声模块，我在设计完成中完成部分计时中分模块焊接和调试工作，统计实物照片。
7.2心得体会
“数字电路课程设计”是数电技术课程实践性教学步骤，是对我学习数电技术综合性训练。我做是数字钟设计，然而，要完成一个课题设计要包含到很多方面知识。经过上网查询和查阅相关书籍资料，让我知道了大量相关数字钟设计知识，同时又重新将以前学过知识复习了一遍，做到对各个集成块引脚功效和工作原理全部很清楚。从而让我更深一步掌握了时序逻辑电路功效，学会了做课程设计通常步骤。首先我制订出自己设计方案，其次具体设计每一部分电路，最终再依据原理方框图连接电路。这不仅培养了我独立分析和处理实际问题能力，同时也为以后电路设计打好了基础。当然，在整个课程设计中，我们也碰到了很多难题。过程是艰辛，但结果是令人兴奋，看着自己设计东西一分一秒走着，心理认为很有成就感，这两个星期努力并没有付诸东流。即使试验已经告一段落，不过我们学习道路还很长。此次试验让我明白不管是在做试验还是在以后学习中，全部应该有一个坚定不移不达目标不罢休信念，只有这么才能达成自己最终目标！大三我们已经学习了数字电子电路和模拟电子电路，对电子技术有了部分初步了解，但那全部是部分理论东西。经过这次对数字钟设计和制作，让我们了解了电路设计程序，也对数字钟原理和设计理念有了一定了解。我们知道了怎样设计出1HZ信号，也对时分秒设计有了一定
了解，而且知道在实际电路通常步骤为由数字钟系统组成框图根据信号流向分级安装，逐层级联，这里每一级是指组成数字钟各功效电路。同时，在此次数字钟设计过程中，我们更深入地熟悉了芯片结构及掌握了各芯片工作原理和其具体使用方法，也锻炼了自己独立思索问题能力和经过查看相关资料来处理问题习惯。即使这只是一次简单课程设计，但经过这次课程设计我们了解了课程设计通常步骤，和设计中应注意问题。另外，我们也深刻地体会到设计一个电路前优异行仿真关键性，更深有体会，经过仿真能够对自己设计得电路进行逐层排查和调试，找出电路中问题所在，立即纠正自己错误。回顾这次课程设计，让我感慨颇多，从选题到定稿，从理论到实践，在这过程中我学到很多很多东西，而且巩固了以前所学过知识，学到了很多在书本上所没有学到过知识。经过这次课程设计使我知道了理论和实际相结合是很关键，只有理论知识是远远不够，只有把所学理论知识和实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提升自己实际动手能力和独立思索能力。在设计过程中碰到问题，能够说得是困难重重，在设计和调试中出现了很多问题，同时也发觉了自己不足之处，对以前所学过知识了解得不够深刻，掌握得不够牢靠。在以后学习过程中，我会做到对所学知识深入了解，加强巩固，做到理论和实际紧密结合。总来说，我们在这次课程设计中加强了理论知识学习和提升了动手能力和思索能力和分析问题，处理问题能力。同时也提升了自己团体协作能力，为以后学习工作打下一定基础。

参考文件
沈任元.数字电子技术基础【M】北京：机械工业出版社，.103-105，173-178

附录一：实物连线图

附录二：实物图

附录三：元件清单
类型
型号
数量
开关

3
蜂鸣器

1
数码管

6
电路板

5

IC芯片
CD4511
6
74LS161芯片
6
74LS04芯片
4
74LS08
4
74LS86
1
74LS32
1

附录四：芯片管脚图及真值表
（1）74LS161计数器管脚图及真值表

（2）CD4511译码器管脚图及真值表

（3）74HC04六反相器管脚图及真值表

（4）74LS08/74LS09二输入端四和门管脚图及真值表

（5）74LS32四二输入或门管脚图及真值表

（6）74LS86二输入四异或门管脚图及真值表