基于的多路温度测控系统微机原理专业课程设计.doc

基于8086微解决器温度测控系统设计

摘要
本文简介了一种基于8086微解决器温度测控系统，采用温度传感器AD590采集温度数据，用CPU控制温度值稳定在预设温度。当温度低于预设温度值时系统启动电加热器，当这个温度高于预设温度值时断开电加热器。

第一章 设计重要工作思路
方案一：
设计一种可控制温度加热系统，实现温度上升或下降。
其中，温度传感和放大某些通过AD590温度传感器集成芯片和运算放大器来实现温度上升或下降，通过给加热系统通断电来实现。当需要加热时，8255PC6输出高电平；当需要降温时，8255PC6输出低电平，关闭加热系统，让加热器自然冷却而起到降温效果。
加热或降温控制信号通过8255PA0读取拨动开关状态来实现。
系统流程图如图1-1所示：
读开关状态
开始

N
降温
8255 PC6口=0

PA0=1
显示提示信息

Y

采集A/D值求其平均值
升温
8255 PC6口=1

返回
转换为BCD码并显示字符

读开关状态

Y
有键按下否

N

返回DOC

图 1-1
分析和讨论：
该方案达到了温度上升或下降控制，但温度上升到多少或下降到多少都得由人来控制，为了让微机来自动控制，引入了方案二。
方案二：
设计一种温度控制办法将温度控制在某一设定值。
其硬件与方案一差不多，只是它加热控制信号是直接通过软件来控制，而不是通过PA0拨动开关来实现。
在该实验运用PC机键盘输入设定温度值。当系统采集温度值低于设定值时，开通加热系统，反之，当温度高于设定值时，关闭加热系统。依然运用8255PC6口控制加热系统。
其流程图如图1-2所示：

开始

显示提示信息

设立温度

设立温度不不大于实际温度
N

停止加热

Y

加热

显示温度

有键按下？
N

Y

返回DOC

图 1-2
分析和讨论：
该系统实现了将温度控制到一设定值，并保持稳定，但温度值只能设定一次。当在控制过程中，如果有时想将温度再调高点就办不到了，为此引入了第三方案。
方案三：
设计一种温度控制办法将温度控制到某一设定值，并保持稳定。同步还可以依照实际需要重新设立温度并进行重新控制调节，使温度达到一新设定值，并保持稳定。这里重新设立和控制可以进行无限多次，固然这个设立值得在某一最大值范畴之内，这里把最大值设为76℃。当设立温度不不大于76℃时，系统就会报错并退出系统。
其流程图见第五章图 5-1。
通过对以上三方案得分析、比较，我觉得方案三比较完善些，于是我采用方案三作为本场次设计总体方案。

第二章 温度控制系统总体概况

1.1 温度控制系统总体构造

温度信息由温度传感器测量并转换成微安级电流信号，通过运算放大电路将温度传感器输出小信号进行跟随放大，输入到A/D转换器（ADC0809）转换成数字信号输入主机。数据通过标度转换后，一方面通过数码管将温度显示出来；另一方面，将该温度值与设定温度值进行比较，调节电加热炉开通状况，从而控制温度。在断开电加热器，温度依然异常，报警器发出声音报警，提示采用相应调节办法。其温度控制系统原理框图如图1-1所示。
电压跟随器
运算放大电路
温度传感器
A\D转换器
微
处
理
器
加热控制电路
报警
译码
显示

图 1-1 系统原理框图

1.2 系统硬件选取和设计
1、系统扩展接口选取
本次设计采用是8086微解决器，选取8255A可编程并行接口作为系统扩展接口，8255A通用性强，适应灵活，通过它CPU可直接与外设相连接。
2、温度传感器与A\D转换器选取
本系统选用温度传感器AD590构成测温系统。AD590是一种电压输入、电流输出型集成温度传感器，测温范畴为-55℃~150℃，非线性误差在±0。30℃，其输出电流与温度成正比，温度没升高1K（K为开尔文温度），输出电流就增长1uA。其输出电流I=(273+T)uA。本设计中串联电阻阻值选用2KΩ，因此输出电压V+=(2730 + 10T)MV.此外，为满足系统输入模仿量进行解决功能，对其再扩展一片ADC0809，以进行模仿—数字量转化。
3、显示接口芯片
为满足本次设计温度显示需要，咱们选取了8279芯片，INTEL8279芯片是一种通用可编程键盘、显示接口器件，单个芯片就能完毕键盘键入和LED显示控制两种功能。
备注：系统硬件接线应尽量以插接形式连接，这样便于多用途使用和故障检查和排除。
第三章 系统重要元件功能与原理简介

3.1 8086微解决器及其体系构造

3.1.1 8086微解决器普通性能特点
（1） 16位内部构造，16位双向数据信号线；
（2）20位地址信号线，可寻址1M字节存储单元；
（3）较强指令系统；
（4）运用第16位地址总线来进行I/O端口寻址，可寻址64K个I/O端口；
（5）中断功能强，可解决内部软件中断和外部中断，中断源可达256个；
（6）单一＋5V电源，单相时钟5MHz。
此外，Intel公司同期推出Intel8088微解决器一种准16位微解决器，其内部寄存器，内部操作等均按16位解决器设计，与Intel8088微解决器基本上相似，不同是其对外数据线只有8位，目是为了以便地与8位I/O接口芯片相兼容。
3.1.2 8086CPU编程构造
编程构造：是指从程序员和使用者角度看到构造，亦可称为功能构造。从功能上来看，8086CPU可分为两某些，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。8086CPU内部功能构造如图3－1所示:

图3-1 8086/8088CPU内部功能构造图
1、执行部件（EU）
功能：负责指令执行。
构成：涉及①ALU(算术逻辑单元)、②通用寄存器组和③标志寄存器等，重要进行8位及16位各种运算。
2、总线接口部件（BIU）
功能：负责与存储器及I/O接口之间数据传送操作。详细来看，完毕取指令送指令队列，配合执行部件动作，从内存单元或I/O端口取操作数，或者将操作成果送内存单元或者I/O端口。
构成：它由①段寄存器（DS、CS、ES、SS）、②16位指令指针寄存器IP（指向下一条要取出指令代码）、③20位地址加法器（用来产生20位地址）和④6字节（8088为4字节）指令队列缓冲器构成。
3、8086 BIU特点
①8086指令队列分别为6/4个字节，在执行指令同步，可从内存中取出后续指令代码，放在指令队列中，可以提高CPU工作效率。
②地址加法器用来产生20位物理地址。8086可用20位地址寻址1M字节内存空间，而CPU内部寄存器都是16 位，因而需要由一种附加机构来计算出20位物理地址，这个机构就是20位地址加法器。
例如：CS＝0FE00H，IP＝0400H，则表达要取指令代码物理地址为0FE400H。
4、BIU与EU动作协调原则
总线接口部件（BIU）和执行部件（EU）按如下流水线技术原则协调工作，共同完毕所规定信息解决任务：
①每当8086指令队列中有两个空字节，或BIU就会自动把指令取到指令队列中。其取指顺序是按指令在程序中浮现先后顺序。
②每当EU准备执行一条指令时，它会从BIU部件指令队列前部取出指令代码，然后用几种时钟周期去执行指令。在执行指令过程中，如果必要访问存储器或者I/O端口，那么EU就会祈求BIU，进入总线周期，完毕访问内存或者I/O端口操作；如果此时BIU正好处在空闲状态，会及时响应EU总线祈求。如BIU正将某个指令字节取到指令队列中，则BIU将一方面完毕这个取指令总线周期，然后再去响应EU发出访问总线祈求。
③当指令队列已满，且EU又没有总线访问祈求时，BIU便进入空闲状态。
④在执行转移指令、调用指令和返回指令时，由于待执行指令顺序发生了变化，则指令队列中已经装入字节被自动消除，BIU会接着往指令队列装入转向另一程序段中指令代码。
从上述BIU与EU动作管理原则中，不难看出，它们两者工作是不同步，正是这种既互相独立又互相配合关系，使得8086可以在执行指令同步，进行取指令代码操作，也就是说BIU与EU是一种并行工作方式，变化了以往计算机取指令→译码→执行指令串行工作方式，大大提高了工作效率，这正是8086获得成功因素之一。
5、8086 CPU内部寄存器
8086 内部寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器涉及指针寄存器、变址寄存器等。
（1）通用寄存器 8086 有4个16位通用寄存器（AX、BX、CX、DX），可以存储16位操作数，也可分为8个8位寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器在详细使用上有一定差别，如表2－1所示。
（2）指针寄存器 系统中有两个16位指针寄存器SP和BP，其中SP是堆栈指针寄存器，由它和堆栈段寄存器SS一起来拟定堆栈在内存中位置； BP是基数指针寄存器，通惯用于存储基地址。
（3）变址寄存器 系统中有两个16位变址寄存器SI和DI，其中SI是源变址寄存器，DI是目变址寄存器，都用于指令变址寻址方式。
(4) 控制寄存器 IP标志寄存器是系统中两个16位控制寄存器，其中IP是指令指针寄存器，用来控制CPU指令执行顺序，它和代码段寄存器CS一起可以拟定当前所要取指令内存地址。顺序执行程序时，CPU每取一种指令字节，IP自动加1，指向下一种要读取字节；当IP单独变化时，会发生段内程序转移；当CS和IP同步变化时，会产生段间程序转移。
标志寄存器内容被称为解决器状态字PSW，用来存储8086 CPU在工作过程中状态
（5）段寄存器 系统中共有4个16位段寄存器，即代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。这些段寄存器内容与有效地址偏移量一起，可拟定内存物理地址。普通CS划定并控制程序区，DS和ES控制数据区，SS控制堆栈区。
(6) 解决器状态字PSW 8086 内部标志寄存器内容，又称为解决器状态字PSW。其中共有9个标志位，可提成两类：一类为状态标志，一类为控制标志。其中状态标志表达前一步操作（如加、减等）执行后来，ALU所处状态，后续操作可以依照这些状态标志进行判断，实现转移；控制标志则可以通过指令人为设立，用以对某一种特定功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式可控制性。PSW中各标志位安排如图3－2所示:

图3－2 标志寄存器
这些标志位含义如下：
①状态标志：6个
A、CF—进位标志位，做加法时最高位浮现进位或做减法时最高位浮现借位，该位置1，反之为0。
B、PF—奇偶标志位，当运算成果低8位中l个数为偶数时，则该位置1，反之为0。
C、AF—半进位标志位，做字节加法时，当低四位有向高四位进位，或在做减法时，低四位有向高四位借位时，该标志位就置1。通惯用于对BCD算术运算成果调节。（例：1101 1000+1010 1110=1 1000 0110其中AF＝1，CF＝1）
D、 ZF—零标志位，运算成果为0时，该标志位置1，否则清0。
E、SF—符号标志位，当运算成果最高位为1，该标志位置1，否则清0。即与运算成果最高位相似。
F、OF—溢出标志位，当OF=1，表达带符号数在进行算术运算时产生了算术溢出；OF=0则无溢出。
3.1.3 存储器组织
1、存储容量
8086有20根地址总线，因而，它可以直接寻址存储器单元数为220=1Mbyte
2、物理地址
8086可直接寻址1Mbyte存储空间，其地址区域为00000H—FFFFFH，与存储单元一一相应20位地址，咱们称之为存储单元物理地址。
3、存储器分段及段地址
由于CPU内部寄存器都是16位，为了可以提供20位物理地址，系统中采用了存储器分段办法。规定存储器一种段为64KB，由段寄存器来拟定存储单元段地址，由指令提供该单元相对于相应段起始地址16位偏移量。
这样，系统整个存储空间可分为16个互不重叠逻辑段，如图3-3所示。
存储器每个段容量为64KB，并容许在整个存储空间内浮动，即段与段之间可以某些重叠、完全重叠、持续排列，非常灵活，如图3-4所示。

图3-3 存储空间段构造 图3-4 分段逻辑构造
4、偏移地址
偏移地址是某存储单元相对其所在段起始位置偏移字节数，或简称偏移量。它是一种16位地址，依照指令不同，它可以来自于CPU中不同16位寄存器（IP、SP、BP、SI、DI、BX等）。
5、物理地址形成
物理地址是由段地址与偏移地址共同决定，段地址来自于段寄存器（CS、DS、ES、SS），是十六位地址，由段地址及偏移地址计算物理地址表达式如下：
物理地址=段地址×16+偏移地址
例如：系统启动后，指令物理地址由CS内容与IP内容共同决定，由于系统启动CS=0FFFFH，IP=0000H，因此初始指令物理地址为0FFFF0H，咱们可以在0FFFF0H单元开始几种单元中，固化一条无条件转移指令代码，即转移到系统初始化程序某些。
6、存储器分段组织带来存储器管理新特点
一方面，在程序代码量、数据量不是太大状况下，可使它们处在同一段内，虽然它们在64Kbyte范畴内，这样可以减少指令长度，提高指令运营速度；
另一方面，内存分段为程序浮动分派创造了条件；
第三，物理地址与形式地址并不是一一相应，举例：6832H：1280H，物理地址为695A0H。
第四，各个分段之间可以重叠。
3.1.4 8086 CPU引脚信号和功能
8086CPU芯片是双列直插式集成电路芯片，均有40个引脚，其中32个引脚在两种工作模式下名称和功能是相似，尚有8个引脚在不同工作模式下，具备不同名称和功能。下面，咱们分别来简介这些引脚输入/输出信号及其功能。
VCC、GND：电源、接地引脚(3)，8088/8086CPU采用单一+5V电源，但有两个接地引脚。
AD15—AD0（Address Data Bus）:地址/数据复用信号输入/输出引脚(16)，分时输出 低16位地址信号及进行数据信号输入/输出。
A19/s6—A15/s3（Address Status Bus）:地址/状态复用信号输出引脚(4)，分时输出地址高4位及状态信息，其中s6为0用以批示8086/8088CPU当前与总线连通；s5为1表白8086/8088CPU可以响应可屏蔽中断；s4、s3共有四个组态，用以指明当前使用段寄存器，00—ES，01—SS，10—CS，11—DS。
（4）NMI(Non-Maskable Interrupt)、INTR（Interrupt Request）:中断祈求信号输入引脚(2)，引入中断源向CPU提出中断祈求信号，高电平有效，前者为非屏蔽中断祈求，后者为可屏蔽中断祈求信号。
（5） （Read）:读控制输出信号引脚(1)，低电平有效，用以指明要执行一种对内存单元或I/O端口读操作，详细是读内存单元，还是读I/O端口，取决于控制信号。
（6） CLK/(Clock）：时钟信号输入引脚(1)，时钟信号方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为底电平，8088/8088时钟频率（又称为主频）为4。77MHz，即从该引脚输入时钟信号频率为4。77MHz。
（7）Reset(Reset):复位信号输入引脚(1)，高电平有效。8088/8086CPU规定复位信号至少维持4个时钟周期才干起到复位效果，复位信号输入之后，CPU结束当前操作，并对解决器标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设立为0FFFFH。
（8） READY（Ready）:“准备好”状态信号输入引脚（1），高电平有效，“Ready”输入引脚接受来自于内存单元或I/O端口向CPU发来“准备好”状态信号，表白内存单元或I/O端口已经准备好进行读写操作。该信号是协调CPU与内存单元或I/O端口之间进行信息传送联系信号。
（9） (Test):测试信号输入引脚(1)，低电平有效，TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处在等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行指令。
（10）MN/MX（Minimum/Maximum Model Control）：最小/最大模式设立信号输入引脚(1)，该输入引脚电平高、低决定了CPU工作在最小模式还是最大模式，当该引脚接+5V时，CPU工作于最小模式下，当该引脚接地时，CPU工作于最大模式下。
（11）/S7（Bus High Enable/Status）:高8位数据容许/状态复用信号输出引脚(1)，输出。分时输出有效信号，表达高8为数据线D15—D8上数据有效和S7 状态信号，但S7未定义任何实际意义。
4.2 8255A并行I\O接口
　 一种并行输入/输出LSI芯片，多功能I/O器件，可作为CPU总线与外围接口。
　　具备24个可编程设立I/O口，虽然3组8位I/O口为PA口，PB口和PC口。它们又可分为两组12位I/O口，A组涉及A口及C口(高4位，PC4~PC7)，B组涉及B口及C口(低4位，PC0~PC3)。A组可设立为基本I/O口，闪控(STROBE)I/O闪控式，双向I/O3种模式；B组只能设立为基本I/O或闪控式I/O两种模式，而这些操作模式完全由控制寄存器控制字决定。
4.2.1 8255引脚功能
　　RESET:复位输入线，当该输入端处在高电平时，所有内部寄存器（涉及控制寄存器）均被清除，所有I/O口均被置成输入方式。
　　CS:芯片选取信号线，当这个输入引脚为低电平时，即=0时，表达芯片被选中，容许8255与CPU进行通讯；=1时，8255无法与CPU做数据传播。
　　RD:读信号线，当这个输入引脚为低电平时，即=0且=0时，容许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。
　　WR:写入信号，当这个输入引脚为低电平时，即=0且=0时，容许CPU将数据或控制字写入8255。
　　D0～D7:三态双向数据总线，8255与CPU数据传送通道，当CPU 执行输入输出指令时，通过它实现8位数据读/写操作，控制字和状态信息也通过数据总线传送。
　　PA0～PA7:端口A输入输出线，一种8位数据输出锁存器/缓冲器， 一种8位数据输入锁存器。
　　PB0～PB7:端口B输入输出线，一种8位I/O锁存器， 一种8位输入输出缓冲器。
　　PC0～PC7:端口C输入输出线，一种8位数据输出锁存器/缓冲器， 一种8位数据输入缓冲器。端口C可以通过工作方式设定而提成2个4位端口， 每个4位端口包括一种4位锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。
　　A0、A1:地址选取线，用来选取8255PA口，PB口，PC口和控制寄存器。
　　当A0=0，A1=0时，PA口被选取；
　　当A0=0，A1=1时，PB口被选取；
　　当A0=1，A1=0时，PC口被选取；
当A0=1。A1=1时，控制寄存器被选取。
4.1.2 并行输入/输出端口
　　8255A芯片内包具有3个8位端口，它们是A口，B口和C口。这3个端口均可作为CPU与外设通讯时缓冲器或锁存器，当需要“状态”或“联系”信号时，C口可以提供，此时，将C口高4位为A口所用，C口低4位为B口所用。3个端口通过各自输入/输出线与外设联系。
4.1.3 A组和B组控制
　　8255A内部3个端口分为两组。A组由A口和C口高4位构成，B组由B口和C口低4位构成。A组和B组分别有自己控制部件，可接受来自读/写控制电路命令和CPU送来控制字，并依照它们来定义各个端口操作方式。
4.1.5 数据总线缓冲器
　　这是一种双向三态8位数据缓冲器，它是8255A和CPU之间数据接口。CPU执行输出指令时，可将控制字或数据通过该缓冲器传送给8255A。CPU执行输入指令时，8255A可将状态信息或数据通过它传送给CPU。因而，数据总线缓冲器是CPU与8255A互换信息必经之路。
4.1.6 读/写控制电路
　　8255A读/写控制电路能接受CPU控制命令，并依照命令向片内各功能部件发出操作命令。例如当CS信号为低电平时，表达8255A芯片被选中，该片选信号则由CPU地址线通过译码产生，RD,WR信号控制8255A中数据或信息传送方向。端口选取控制则由A1和A0组合状态提供，由这两个控制信号可提供4个端口地址，即A，B，C三个端口地址及一种控制端口地址。
8255A可用RESET控制信号复位，当该控制信号有效时，清除8255A中所有控制寄存器内容，并将各端口置成输入方式。
　　与CPU接口电路由数据总线缓冲器和读/写控制逻辑构成。
数据总线缓冲器是一种三态、双向、8位寄存器，8条数据线D7～D0与系统数据总线连接，构成CPU与8255A之间信息传送通道，CPU通过执行输出指令向8255A写入控制命令或往外设传送数据，通过执行输入指令读取外设输入数据。
读/写控制逻辑电路用来接受CPU系统总线读信号，写信号，片选取信号，端口选取信号A1，A0和复位信号RESET，用于控制8255A内部寄存器读/写操作和复位操作。
　（2）内部控制逻辑电路
内部控制逻辑涉及A组控制与B组控制两某些。
　A组控制寄存器用来控制A口PA7～PA0和C口高4位PC7～PC4；
　B组控制寄存器用来控制B口PB7～PB0和C口低4位PC3～PC0。
　它们接受CPU发送来控制命令，对A，B，C 3个端口输入/输出方式进行控制。
（3）输入/输出接口电路
　8255A片内有A，B，C 3个8位并行端口，A口和B口分别有1个8位数据输出锁存/缓冲器和1个8位数据输入锁存器，C口有1个8位数据输出锁存/缓冲器和1个8位数据输入缓冲器，用于存储CPU与外部设备互换数据。
　对于8255A3个数据端口和1个控制端口，数据端口既可以写入数据又可以读出数据，控制端口只能写入命令而不能读出，读/写控制信号（，）和端口选取信号（，A1和A0）状态组合可以实现A，B，C 3个端口和控制端口读/写操作。
4.1.7 8255A工作方式及编程
8255A有3种工作方式，它们分别是：
· 方式0——基本输入/输出方式；
· 方式1——选通输入/输出方式；
· 方式2——双向传送方式。
　　其中，方式0可称为同步或无条件输入输出方式，可以不需要“联系”信号，因此A口、B口、C口均可工作在此方式。在这种方式下，C口高4位和低4位可由顾客定义为输入/输出。方式1又称异步或有条件传送(必要先检查状态，然后才干传送数据)。此时，仅有A口和B口可工作在方式1，A口状态信息由C口PC7~PC3提供；B口状态信息由C口PC2~PC0提供。所谓双向方式是指在同一端口内分时进行输入/输出操作。8255A中只有A口可工作在这种方式，当A口工作在方式2时，它需要5个控制信号进行“联系”，这5个信号由PC7~PC3提供。此时B口可工作在方式0或方式1，由PC2~PC0作B口控制信号。
4.1.7 8255A控制字
     1、工作方式选取控制字
  8255A工作方式可由CPU写一种工作方式选取控制字到8255A控制寄存器来选取。控制字格式如图8.16所示，可以分别选取端口A、端口B和端口C上下两某些工作方式。端口A有方式0、方式1和方式2共三种工作方式，端口B只能工作于方式0和方式1，而端口C仅工作于方式0。
  注意：在端口A工作于方式1或方式2，端口B工作于方式1时，C口某些I/O线被定义为8255A与外设之间进行数据传送联系信号线，此时，C口剩余I/O线仍工作于方式0，是输入还是输出则由工作方式控制字D0和D3位决定，如图8.16所示。
   2、C口按位置位/复位控制字
  8255AC口具备位控功能，即端口C8位中任一位都可通过CPU向8255A控制寄存器写入一种按位置位/复位控制字来置1或清0，而C口中其她位状态不变。
3.3 ADC0809概述
ADC0809是采样辨别率为8位、以逐次逼近原理进行模—数转换器件。其内部有一种8通道多路开关，它可以依照地址码锁存译码后信号，只选通8路模仿输入信号中一种进行A/D转换。
3.3.1 ADC0809重要特性
　　1）8路输入通道，8位A／D转换器，即辨别率为8位。
　　2）具备转换起停控制端。
　　3）转换时间为100μs
　　4）单个＋5V电源供电
　　5）模仿输入电压范畴0～＋5V，不需零点和满刻度校准。
　　6）工作温度范畴为-40～＋85摄氏度
7）低功耗，约15mW。
3.3.2 内部构造
（1）ADC0809内部逻辑构造
    由下图可知，ADC0809由一种8路模仿开关、一种地址锁存与译码器、一种A/D转换器和一种三态输出锁存器构成。多路开关可选通8个模仿通道，容许8路模仿量分时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完数据。

图 3-5

3.3.3 外部特性（引脚功能）
ADC0809芯片有28条引脚，采用双列直插式封装，如图13．23所示。下面阐明各引脚功能。
IN0～IN7：8路模仿量输入端。
2-1～2-8： 8位数字量输出端。
ADDA、ADDB、ADDC：3位地址输入线，用于选通8路模仿输入中一路
ALE：地址锁存容许信号，输入，高电平有效。
START： A／D转换启动脉冲输入端，输入一种正脉冲（至少100ns宽）使其启动（脉冲上升沿使0809复位，下降沿启动A/D转换）。
EOC： A／D转换结束信号，输出，当A／D转换结束时，此端输出一种高电平（转换期间始终为低电平）。
OE：数据输出容许信号，输入，高电平有效。当A／D转换结束时，此端输入一种高电平，才干打开输出三态门，输出数字量。
CLK：时钟脉冲输入端。规定期钟频率不高于640KHZ。
REF（+）、REF（-）：基准电压。
Vcc：电源，单一＋5V。
GND：地。
3.3.4 ADC0809工作过程
一方面输入3位地址，并使ALE=1，将地址存入地址锁存器中。此地址经译码选通8路模仿输入之一到比较器。START上升沿将逐次逼近寄存器复位。下降沿启动 A／D转换，之后EOC输出信号变低，批示转换正在进行。直到A／D转换完毕，EOC变为高电平，批示A／D转换结束，成果数据已存入锁存器，这个信号可用作中断申请。当OE输入高电平 时，输出三态门打开，转换成果数字量输出到数据总线上。
3.4 8279键盘、显示接口电路
Intel8279是一种通用可编程序键盘、显示接口器件，单片器件就可以完毕键盘输入和显示控制两种功能。
键盘某些提供一种扫描工作方式，可以和具备64个按键矩阵键盘相连接，能对键盘不断扫描，自动消抖，自动辨认按下键并给出编码，能对双键或n键同步按下实行保护。
显示某些为发光二极管、荧光管及其他显示屏提供了按扫描方式工作显示接口，它为显示屏提供多路复用信号，可以显示多达16位字符或数字。
　INTEL 8279逻辑符号如图7-28所示。它用于8085、MCS-51系统。它最多可外接8X8键盘及16X8七段数码显示屏。

图3-6 8279逻辑符号
3.4.1 8279管脚、引线及功能阐明
8279为40列引脚封装，如图7.9.1所示。详细阐明如下：
D0~D7（数据总线）：双向、三态总线。用于和系统数据总线相连，在CPU和8279之间传递命令或数据。
CLK（系统时钟）：输入线。用于8279内部定期，以产生其工作所需时序。
RESET（复位）：输入线，高电平有效。当复位信号RESET=1时，8279被复位。
（片选）：输入线，低电平有效。当 =0时，8279被选中，容许CPU对其进行读、写操作，否则被禁止。
A0（缓冲器地址）：输入线。当A0=1时，若CPU进行写操作，则写入字节是命令字。若进行读操作，则从8279读出字节是状态字。当A0=0时，写入字节或读出字节均为数据。
、（读、写信号）：输入线，低电平有效。这两个来自CPU控制信号，控制8279读写操作。
IRQ（中断祈求）：输出线，高电平有效。
在键盘工作方式中，当FIFO/传感器RAM中存有数据时，IRQ为高电平，向CPU提出中断申请。CPU每次从RAM中读出一种字节数据时，IRQ就变成低电平。如果RAM中尚有未读完数据，IRQ将再次变为高电平，再次提出中断申祈求。
在传感器工作方式中，每当检测到传感器状态变化时，IRQ就浮现高电平。
SL0~SL3（扫描线）：输出线。这四条输出线用来扫描键盘和显示屏。它们可以编程设定为编码输出（16中取1）或译码输出（4中取1）。
RL0~RL7（回答线）：输入线。它们是键盘矩阵或传感器矩阵列信号输入线。
SHIFT（移位信号）：输入线，高电平有效。该输入信号是8279键盘数据次高位D6，通惯用来补充键盘开关功能，可以用作键盘上下挡功能键。在传感器方式和选通方式中，SHIFT无效。
CNTL/STB（控制/选通）：输入线，高电平有效。
  在键盘方式时，该输入信号是键盘数据最高位D7，通惯用来扩充键开关控制功能，作为控制功能键用。
在传感器方式下，CNTL信号无效。
在选通输入方式下，该信号上升沿可将来自RL0~RL7数据存储入FIFO RAM中。
OUTA0~OUTA3 （A组显示信号）：输出线。
OUTB0~OUTB3 （B组显示信号）：输出线。
这两组引线均是显示信息输出线，它们与多路数字显示扫描线SL0~SL3同步。两组可以独立使用，也可以合并使用。
（消隐显示）：输出线，低电平有效。该输出信号在数字切换显示或使用显示消隐命令时，将显示消隐。
3.4.2 命令格式与命令字
8279操作方式是通过CPU对8279送入命令时来实现编程。当数据选取端A0置1时，CPU对8279写入数据为命令字，读出数据为状态字。
8279共有八条命令。其功能及命令字定义分述如下。
1、键盘/显示方式设立命令字
命令格式：
D7 D6 D5 D4 D3 D2 D1 D0
0
0
0
D
D
K
K
K
其中：D7、D6、D5=000方式设立命令特性位。
D D（D4、D3）：来设定显示方式，其定义如下：
00：8个字符显示，左入口
00：16个字符显示，左入口
00：8个字符显示，右入口
00：16个字符显示，右入口 所谓左入口，即显示位置从最左一位（最高位）开始，后来逐次输入显示字符逐个向右顺序排列； 所谓右入口，即显示位置从最右一位（最低位）开始，后来逐次输入显示字符时，已有显示字符逐个向左顺序移动。
KKK（D2、D1、D0）：用来设定七种键盘、显示工作方式
2、读显示RAM命令
命令格式：
D7 D6 D5 D4 D3 D2 D1 D0
0
1
1
AI
A
A
A
A
其中：D7D6D5 =011为读显示RAM命令字特性位。该命令用来设定将要读出显示RAM地址。
AAAA（D3、D2、D1、D0）用来寻址显示RAM命令字特性位。由位显示RAM中有16个字节单元故需要4位寻址。
AI（D4）为自动增量特性位。当AI=1时，每次读出后地址自动加1指向下一地址。
5．写显示RAM命令
命令格式：
D7 D6 D5 D4 D3 D2 D1 D0
1
0
0
AI
A
A
A
A
其中：D7D6D5 =100为写显示RAM命令字特性位。在写显示屏RAM之前用该命令用来设定将要写入显示RAM地址。
AAAA（D3、D2、D1、D0）为将要写入存储单元地址。
AI（D4）为自动增量特性位。当AI=1时，每次写入后地址自动加1指向下一次写入地址。
3.4.3 LED显示屏工作原理
发光二极管构成显示屏事单片机应用产品中最惯用便宜输出设备。它由若干个发光二极管按一定规律排列而成。当某一种发光二极管导通时，相应一种点或一种比划被点亮，控制不同组合二极管导通，就能显示出各种字符。常用LED数码管外形及内部构造如图3-7-1所示。 图3-7-2属于共阳极构造，图3-7-3采用共阴极构造。

  图 3-7-1 图3-7-2 图3-7-3
图 3-7

通过控制管脚a、b、c、d、e、f、g、dp电平即可获得所需符号显示。
显示屏工作方式有两种，一种是静态显示：当显示屏显示某一种字符时，相应发光二极管恒定地导通或截止。另一种事本次设计中采用动态显示方式：所谓动态显示即一位一位轮流点亮各位显示屏，对于每一位显示屏来说，每隔一段时间点亮一次。但由于时间间隔很小，咱们就可以看到完整显示了。
第四章 系统各某些功能模块简介
4.1 温度测量和控制某些
4.1.1 温度测量某些
A\D590是AD公司生产一种精度和线度较好双端集成传感器，其输出电流与绝对温度关于，对于电源电压从5-10V变化只引起1uA最大电流变化或1摄氏度等效误差。图4-1给出了用于获得正比于绝对温度输出电流基本温度敏感电路。
A\D590输出电流I=（273+T）uA(T为摄氏温度)。
因而测量电压V为（273+T）uA×10K=（2.73+T/100）V，为了将电压测量出来，又务必使电流I不分流出来。使用电压跟随器使其输出电压V2等于V 。
由于普通电源供应多器件之后，电源是带杂波，因而使用稳压二极管作为稳压元件，再运用可变电阻分压，其输出电压V1需调至2.73V。
差动放大器其输出V0 为（100K/10K）×(V2-V1)=T/10，如果当前为摄氏28℃，输出电压为2.8V。
输出电压接A\D转换器，那么A\D转换输出数字量就和摄氏温度成线性比例关系。

图 4-1
4.1.2 温度控制某些
当PC6为高电平时，三极管导通，继电器吸合，向加热系统输出12V电压加热；反之，输入低电平，三极管截止，继电器断开，停止加热。在图4-中，二极管作用是吸取继电器端开时产生浪涌电压。

图 4-2
4. 2 ADC0809与8255连接
模仿输入通道地址A,B,C直接接地，因而ADC0809只对通道IN0输入电压进行模数转换。为了减少输入噪声其她通道直接接地。ADC0809数据线D0-D7与8255PB0-PB7相连接。其片选CS与8086地址/数据总线AD14相连接。

图 4-3
4.3 8086可编程外设接口电路
8255数据口D0-D7与CPU6根控制线相连接，控制8255A内部各种操作。控制线RESET用来使8255A复位。CS和地址线A1及A0用于芯片选取和通道寻址。分别与8086高位地址线A19，A1,A0相连接。

图 4-4
4.4 数据显示某些

图 4-5
4.5 系统硬件原理图

图 4-6

第五章