VHDL实验报告沈金凯).doc
《VHDL实验报告沈金凯).doc》由会员分享,可在线阅读,更多相关《VHDL实验报告沈金凯).doc(20页珍藏版)》请在咨信网上搜索。
1、VHDL实验报告沈金凯) 作者: 日期:2 个人收集整理 勿做商业用途VHDL与数字系统计实验报告班级 电信103 姓名 沈金凯 学号 110023089 王新华 编写信息与电子工程学院2011年10月实验一 简单逻辑电路设计与仿真一、实验目的 1、学习并掌握MAX+PLUS CPLD开发系统的基本操作。 2、学习在MAX+PLUS下设计简单逻辑电路与功能仿真方法.二、实验仪器设备1、PC机一台.2、MAX+PLUS CPLD软件开发系统一套。三、实验内容 1、用D触发器设计一个4进制加法计数器并进行功能仿真.(1)设计1个时钟脉冲输入端CLK;(2)设置2个计数状态输出端Q1、Q0;(3)按
2、二进制加法规律计数;(4)进行电路功能仿真与验证。2、设计一个24线译码器并进行静态功能仿真。(1) 2个输入端,A0和A1;(2) 4个输出端,Y0至Y3;(3) 电路功能真值表如表1-1示,输出为高电平有效:(4) 进行电路功能静态测试与验证。表1-1 24译码器真值表A1A0Y0Y1Y2Y3001000010100100010110001四、实验操作步骤(一)4进制加法计数器设计与仿真 1、开机,进入MAX+PLUSCPLD开发系统。 2、在工具条中选择新建文件,弹出NEW界面,在该界面中选择Text Edit File项,然后点击OK,进入文本编辑状态。然后点击工具条中的保存按钮,在弹
3、出的Save As 界面中选择后缀 .VHD,并为当前的实验选择恰当的路径并创建项目名称。 3、 编辑输入相应的程序代码。4、在File菜单中选Project项,选择其中的Set Project to Current File,将项目设置为当前文件.然后保存当前文件。5、选择器件.点击Assign 菜单的Device项,在弹出的Device界面中选择ACEX1K系列的EP1K100QC208-3.注意界面中的Show Only Fastest Speed Grades 不要选中,否则显示不出该器件。 6、点击MAX+PlusII菜单下的Compiler进行编译,然后点击START按钮开始编译。
4、对编译的结果进行观察,如果出现错误或告警,检查输入的源代码排除语法错误并重新编译,重复此过程直到编译通过。 7、点击MAX+PLUS菜单下的Waveform Editor 子菜单出现Waveform Editor窗口。点击鼠标右键,选择Enter Nodes From SNF子菜单,在Enter Nodes From SNF对话框中点击List按钮、“=”按钮和Ok按钮,填入电路节点名称。 8、在时钟输入端CLK处设置好方波脉冲,点击MAX+PLUS菜单下的Simulaotr子菜单,进行波形仿真以验证电路的逻辑功能。9、点击MAX+PLUS菜单下的Timing Analyzer子菜单,进行信号
5、延迟时间分析,估算工作速度。10、本次实验暂不进行芯片下载操作.(二)、设计一个24线译码器并进行静态功能仿真。完成该译码器的源代码,并进行仿真调试。操作步骤同上。五、实验报告1、写出第一个实验的源代码并画出仿真波形图。2、写出第二个实验的源代码并画出仿真波形图。2、讨论用VHDL语言进行逻辑电路设计的特点,并与高级语言的调试过程作比较。LIBRARY ieee;USE ieee。std_logic_1164。all;ENTITY counter IS PORT(clk:IN STD_LOGIC; Q1:OUT INTEGER RANGE 0 TO 3);END counter;ARCHITE
6、CTURE counter OF counter ISBEGIN count:PROCESS(clk) VARIABLE Q2:INTEGER RANGE 0 TO 4; BEGIN IF(clkEVENT AND clk=1)THEN Q2:=Q2+1; IF(Q2=4)THEN Q2:=0; END IF; END IF; Q1=Q2; END PROCESS count;END counter; library ieee;use ieee.std_logic_1164。all;entity decoder is port ( ena:in std_logic; A: in std_log
7、ic_VECTOR(1 downto 0); Y: out std_logic_vector(3 downto 0);end decoder;architecture decoder of decoder isbeginprocess (ena,A)variable temp1: std_logic_vector (yhigh downto 0);variable temp2: integer range 0 to yhigh ;begintemp1 := (others=1);temp2 := 0;if(ena=1) thenfor i in ARANGE LOOPif(A(i)=1)the
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VHDL 实验 报告 沈金凯
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【w****g】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【w****g】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。