EDA专业课程设计电子密码锁.doc

目录
摘要 2
1绪论 3
1.1电子密码锁介绍 3
1.2电子密码锁中国外研究现实状况和发展趋势 3
1.3 EDA技术及VHDL语言 4
2电子密码锁总体设计 6
2.1总体设计方案 6
2.2设计思绪简述 7
2.3整体组装设计原理图 8
3单元模块程序设计 9
3.1 电子密码锁输入模块 9
3.1.1输入模块程序 9
3.1.2输入模块单元 12
3.1.3输入模块仿真 12
3.2电子密码锁系统控制模块 12
3.2.1 控制模块程序 13
3.2.2 控制模块单元 15
3.2.3 控制模块仿真图 15
3.3电子密码锁系统显示模块 16
3.3.1 显示模块程序 16
3.3.2 显示模块单元 17
3.3.3 显示模块仿真 17
4小结 18
参考文件 19

电子密码锁设计
摘要
伴随大家生活水平提升，怎样实现家庭防盗这一问题逐步变尤为突出，传统机械锁因为其结构简单，故安全性能不容乐观，同时电子技术高速发展使得含有防盗报警等功效电子密码锁替换密码量少、安全性差机械式密码锁已是肯定趋势。电子密码锁是一个经过密码输入来控制电路或是芯片工作，从而控制机械开关闭合，完成开锁、闭锁任务电子产品。现在设计密码锁方法有很多，而用VHDL能够愈加紧速、灵活地设计出符合多种要求密码锁，优于其它设计方法。

关键字：家庭防盗 安全 电子密码锁 VHDL

1绪论
1.1电子密码锁介绍
电子密码锁是一个经过密码输入来控制电路或是芯片工作，从而控制机械开关闭合，完成开锁、闭锁任务电子产品。它种类很多，有简易电路产品，也有基于芯片性价比较高产品。现在应用较广电子密码锁是以芯片为关键，经过编程来实现。其性能和安全性已大大超出了机械锁。其特点以下：保密性好，编码量多，远远大于弹子锁，随机开锁成功率几乎为零；密码可变，用户能够随时更改密码，预防密码被盗，同时也能够避免因 人员更替而使锁密级下降；误码输入保护，当输入密码数次错误时，报警系统自动开启；无活动零件，不会磨损，寿命长；使用灵活性好，不像机械锁必需佩带钥匙才能开锁；电子密码锁操作简单易行，一学即会。
1.2电子密码锁中国外研究现实状况和发展趋势
伴随生活水平提升和安全意识加强，大家对安全要求也就越来越高。锁自古以来就是把守护门铁将军，大家对它要求甚高，既要安全可靠防盗，又要使用方便，这也是制锁者长久以来研制专题。伴随电子技术发展，各类电子产品应运而生，电子密码锁就是其中之一。据相关资料介绍，电子密码锁研究从20世纪30年代就开始了，在部分特殊场所早就有所应用。这种锁是经过键盘输入一组密码完成开锁过程。研究这种锁初衷，就是为提升锁安全性。因为电子锁密钥量（密码量）极大，能够和机械锁配合使用，而且能够避免因钥匙被仿制而留下安全隐患。电子锁只需记住一组密码，无需携带金属钥匙，免去了大家携带金属钥匙烦恼，而被越来越多人所欣赏。电子锁种类繁多，比如数码锁，指纹锁，磁卡锁，IC卡锁，生物锁等。但较实用还是按键式电子密码锁。20世纪80年代后，伴随电子锁专用集成电路出现，电子锁体积缩小，可靠性提升，成本较高，是适合使用在安全性要求较高场所，且需要有电源提供能量，使用还局限在一定范围，难以普及，所以对它研究一直没有显著进展。现在，在西方发达国家，电子密码锁技术相对优异，种类齐全，电子密码锁已被广泛应用于智能门禁系统中，经过多个愈加安全，愈加可靠技术实现大门管理。在中国电子锁整体水平尚处于国际上70年代左右，电子密码锁成本还很高，市场上仍以按键电子锁为主，按键式和卡片钥匙式电子锁已引进国际优异水平，现中国有多个厂生产供给市场。但中国自行研制开发电子锁，其市场结构还未形成，应用还不广泛。中国不少企业也引进了世界上优异技术，发展前景很可观。期望经过不停努力，使电子密码锁在中国也能得到广泛应用。现在使用电子密码锁大部分是基于单片机技术，以单片机为关键器件，其编码器和解码器生成为软件方法。在实际应用中，因为程序轻易跑飞，系统可靠性能较差。基于现场可编程逻辑门阵列FPGA器件电子密码锁，用FPGA器件结构系统，全部算法完全由硬件电路来实现，使得系统工作可靠性大为提升。因为FPGA含有现场可编程功效，当设计需要更改时，只需更改FPGA中控制和接口电路，利用EDA工具将更新后设计下载到FPGA中即可，无需更改外部电路设计，大大提升了设计效率。
1.3 EDA技术及VHDL语言
在电子设计技术领域，可编程逻辑器件(如PLD，GAL)应用，已经有了很好普及。这些器件为数字系统设计带来极大灵活性。因为这类器件能够经过软件编程而对其硬件结构和工作方法进行重构，使得硬件设计能够如同软件设计那样方便快捷。这一切极大地改变了传统数字系统设计方法、设计过程、乃至设计观念。纵观可编程逻辑器件发展史，它在结构原理、集成规模、下载方法、逻辑设计手段等方面每一次进步全部为现代电子设计技术革命和发展提供了不可或缺强大动力。伴随可编程逻辑器件集成规模不停扩大，本身功效不停完善和计算机辅助设计技术提升，在现代电子系统设计领域中EDA便应运而生了。传统数字电路设计模式，如利用卡诺图逻辑化简手段和难懂布尔方程表示方法和对应TTL或4000系列小规模集成芯片堆砌技术正在快速地退出历史舞台。电子设计自动化(EDA)是一个实现电子系统或电子产品自动化设计技术，它和电子技术、微电子技术发展亲密相关，吸收了计算机科学领域大多数最新研究结果，以高性能计算机作为工作平台，是20世纪90年代初从CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)概念发展而来。EDA技术就是以计算机为工具，在EDA软件平台上，依据硬件描述语言HDL完成设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片适配编译、逻辑映射和编程下载等工作。设计者工作仅限于利用软件方法来完成对系统硬件功效描述，在EDA工具帮助下和应用对应FPG刀CPLD器件，就能够得到最终设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。当然，这里所谓EDA关键是指数字系统自动化设计，因为这一领域软硬件方面技术已比较成熟，应用普及程度也已比较大。而模拟电子系统EDA正在进入实用，其早期EDA工具不一定需要硬件描述语言。另外，从应用广度和深度来说，因为电子信息领域全方面数字化，基于EDA数字系统设计技术含有更大应用市场和更紧迫需求性。VHDL是一个全方位硬件描述语言，包含系统行为级、寄存器传输级和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式混合描述，所以VHDL几乎覆盖了以往多种硬件描述语言功效，整个自顶向下或自底向上电路设计过程全部能够用VHDL来完成。

2电子密码锁总体设计
2.1总体设计方案

图2.1 电子密码锁总体组成框图
该电子密码锁能够分成三部分来设计，数字密码输入部分、密码锁控制电路和密码锁显示电路。作为密码锁输入部分，可供选择方案有数字机械式键盘和触摸式数字键盘等多个。考虑种种原因，提议本设计采取通用数字机械键盘。依据以上选定输入设备和显示器件，并考虑到实现各项数字密码锁功效具体要求，整个电子密码锁系统总体组成框图图2.1所表示。
密码锁输入电路包含时序产生电路、键盘扫描电路、键盘去抖动电路、键盘译码电路等多个小功效电路。密码锁控制电路包含按键数据缓冲存放电路，密码清除、变更、存放、激活电锁电路（寄存器清除信号发生电路），密码查对（数值比较电路），解锁电路(开/关门锁电路)等多个小功效电路。
七段数码管显示电路关键将待显示数据BCD码转换成数码器七段显示驱动编码。依据以上选定输入设备和显示器件，并考虑到实现各项数字密码锁功。密码输入通常采取机械式和接触式两种键盘。机械式3x4键盘即使易产生抖动、磨损等问题，但含有电路结构简单、成本低、可靠性高、技术成熟、应用广泛等优点，在密码锁设计过程中常常被采取。图2.2是一个3×4矩阵式键盘面板配置图，其中数字0～9作为密码数字输入按键，*作为“上锁”功效按键，#作为“解锁/清除”功效按键。图2.2所表示：

图2.2 机械式键盘密码密码电路
2.2设计思绪简述
(1)密码锁输入电路ENTER.VHD中对多种分频信号/信号序列设计有独到之处。该设计中，利用一个自由计数器来产生多种需要频率，也就是先建立一个N位计数器，N大小依据电路需求决定。N值越大，电路能够除频次数就越多，这么就能够取得更大频率改变，方便提供多个不一样频率时钟信号。若输入时钟为CLK，N位计数器输出为Q[N-1，0]，则Q（0）为CLK2分频脉冲信号，Q（1）为CLK4分频脉冲信号，Q（2）为CLK8分频脉冲信号，……Q(N-1)为CLK2N分频脉冲信号；Q（5 DOWNTO 4）取得是一个脉冲波形序列，其值是依00-01-10-11-00-01周期性改变，其改变频率为CLK25分频，也就是32分频。我们利用以上规律即可得到多种我们所需要频率信号或信号序列；
（2)键盘输入去抖电路设计程序DEBOUCING.VHD在实际系统开发中有很好参考价值。
（3)密码锁控制电路CONTROL.VHD中对于数据更新及移位方法比很好。程序中使用语句“ACC<=ACC(11 DOWNTO 0)&DATA_N”很简练地同时实现了ACC中低4位用DATA_N进行更新，而高12位用ACC中原来低12位左移而来处理。
(4)在密码锁输入电路等模块程序设计和仿真中，为了便于观察部分中间结果，在程序中增加了部分观察输出点。这一设计技巧，对于较大程序或多进程程序设计很关键。同时在仿真时，为了便于观察全局结果，降低了分频常数。同理，在进行程序仿真时，对于程序中数目较大分频/计数/计时常数修改是很必需。
2.3整体组装设计原理图
系统整体组装设计有密码输入模块、密码控制模块、密码显示模块三部分组成，故图2.3所表示：

图2.3 系统整体组装设计原理图

3单元模块程序设计
本章节介绍是单独模块程序、原理图、仿真和功效说明，共有三个模块，分别是电子密码锁输入模块、电子密码锁控制模块和显示模块。
3.1电子密码锁输入模块
（1）时序产生电路
本时序产生电路中使用了三种不一样频率工作脉冲波形：系统时钟脉冲(它是系统内部全部时钟脉冲源头，且其频率最高)、弹跳消除取样信号、键盘扫描信号。
（2）键盘扫描电路
扫描电路作用是用来提供键盘扫描信号(表3-1中KY3～KY0)，扫描信号改变次序依次为1110－1101－1011－0111－1110......依序地周而复始。
（3）弹跳消除电路
因为本设计中采取矩阵式键盘是机械开关结构，所以在开关切换瞬间会在接触点出现信号往返弹跳现象，对于电子密码锁这种灵敏度较高电路这种弹跳将很可能会造成误动作输入，从而影响到密码锁操作正确性。
表3-1 按键位置数码关系

3.1.1输入模块程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ENTER IS
PORT(CLK_1K: IN STD_LOGIC;
KEY_IN: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
DATA_N: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
DATA_F: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
FLAG_N: OUT STD_LOGIC;
FLAG_F: OUT STD_LOGIC;
CQD: OUT STD_LOGIC;
KSEL: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
CSR: OUT STD_LOGIC_VECTOR(1 DOWNTO 0));
END ENTITY ENTER;
ARCHITECTURE ART OF ENTER IS
SIGNAL C_QD: STD_LOGIC;
SIGNAL C_SR: STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL N,F: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL FN,FF: STD_LOGIC;
SIGNAL SEL: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL Q: STD_LOGIC_VECTOR(5 DOWNTO 0);
SIGNAL C: STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN
DATA_N <= N;
DATA_F <= F;
FLAG_N <= FN;
FLAG_F <= FF;
CQD <= C_QD;
CSR <= C_SR;
KSEL <= SEL;
C(0)<=KEY_IN(0) ;
C(1) <= KEY_IN(1);
C(2) <= KEY_IN(2);
COUNTER:BLOCK IS
BEGIN
PROCESS(CLK_1K) IS
BEGIN
IF(CLK_1K'EVENT AND CLK_1K ='1')THEN
Q <= Q+1;
END IF;
C_QD <= Q(3);
C_SR <= Q(5 DOWNTO 4);
END PROCESS;
SEL <="1110" WHEN C_SR= 0 ELSE
"1101" WHEN C_SR= 1 ELSE
"1011" WHEN C_SR= 2 ELSE
"0111" WHEN C_SR= 3 ELSE
"1111";
END BLOCK COUNTER;
KEY_DECODER : BLOCK
SIGNAL Z : STD_LOGIC_VECTOR(4 DOWNTO 0);
BEGIN
PROCESS(C_QD)
BEGIN
Z<=C_SR&C;
IF(C_QD'EVENT AND C_QD ='1')THEN
CASE Z IS
WHEN "11101"=> N <= "0000";
WHEN "00011"=> N <= "0001";
WHEN "00101"=> N <= "0010";
WHEN "00110"=> N <= "0011";
WHEN "01011"=> N <= "0100";
WHEN "01101"=> N <= "0101";
WHEN "01110"=> N <= "0110";
WHEN "10011"=> N <="0111";
WHEN "10101"=> N <= "1000";
WHEN "10110" => N <= "1001";
WHEN OTHERS => N <= "1111";
END CASE;
END IF;
IF C_QD'EVENT AND C_QD = '1' THEN
CASE Z IS
WHEN "11011" => F <= "0100";
WHEN "11110" => F <= "0001";
WHEN OTHERS => F <= "1000";
END CASE;
END IF;
END PROCESS;
FN <= NOT ( N(3) AND N(2) AND N(1) AND N(0));
FF <= F(2) OR F(0);
END BLOCK KEY_DECODER;
END ARCHITECTURE ART;
3.1.2输入模块单元
有上面程序经过quartus II，我们能够得到下面这个封装元件。

图3.1电子密码锁键盘输入
3.1.3输入模块仿真

图3.2 密码锁输入模块仿真图
3.2电子密码锁系统控制模块
密码锁控制电路是整个电路控制中心，关键完成对数字按键输入和功效按键输入响应控制。数字按键输入响应控制：
(1) 假如按下数字键，第一个数字会从显示器最右端开始显示，以后每新按一个数字时，显示器上数字必需左移一格，方便将新数字显示出来。
(2) 假如要更改输入数字，能够按倒退按键来清除前一个输入数字，或按清除键清除全部输入数字，再重新输入四位数。
(3) 因为这里设计是一个四位电子密码锁，所以当输入数字键超出四个时，电路不予理会，而且不再显示第四个以后数字。
3.2.1 控制模块程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CONTROL IS
PORT( DATA_N: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
DATA_F: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
FLAG_N: IN STD_LOGIC;
FLAG_F: IN STD_LOGIC;
MIMAIN: BUFFER STD_LOGIC;
SETIN: BUFFER STD_LOGIC;
OLD: BUFFER STD_LOGIC;
CQD: IN STD_LOGIC;
ENLOCK: OUT STD_LOGIC;
DATA_BCD: OUT STD_LOGIC_VECTOR(15 DOWNTO 0));
END ENTITY CONTROL;
ARCHITECTURE ART OF CONTROL IS
SIGNAL ACC,REG:STD_LOGIC_VECTOR(15 DOWNTO 0);
BEGIN
PROCESS(CQD,FLAG_F) IS
BEGIN
IF CQD'
EVENT AND CQD='0'THEN
IF FLAG_F='1'THEN
IF(DATA_F="0100")THEN
ACC<="1111";
MIMAIN<='0';SETIN<='0';OLD<='0';
ELSIF(DATA_F="0001")THEN
IF(MIMAIN='0'AND SETIN='0')THEN
CASE ACC(7 DOWNTO 0) IS
WHEN"00010001"=>ENLOCK<='1';
WHEN"10011001"=>MIMAIN<='1';
ACC<="1111";
WHEN"01010101"=>SETIN<='1';
ACC<="1111";
OLD<='1';
WHEN OTHERS => NULL;
END CASE;
ELSIF(MIMAIN='1')THEN
IF ACC=REG THEN
ENLOCK<='0';
MIMAIN<='0';
ELSE
MIMAIN<='0';
END IF;
ELSIF(SETIN='1')THEN
IF(OLD='1')THEN
IF(ACC=REG)THEN
OLD<='0';
ELSE
SETIN<='0';
OLD<='0';
END IF;
ELSE
IF (ACC<"1001")THEN
REG<=ACC;
SETIN<='0';
END IF;
END IF;
END IF;
END IF;
ELSIF FLAG_N='1'THEN
ACC<=ACC(11 DOWNTO 0)&DATA_N;
END IF;
END IF;
END PROCESS;
DATA_BCD<= ACC;
END ARCHITECTURE ART;
3.2.2控制模块单元
有上面程序经过quartus II，我们能够得到下面这个封装元件。

图3.3 电子密码锁控制元件
3.2.3控制模块仿真图

图4.4 密码锁控制模块仿真图
3.3电子密码锁系统显示模块
密码显示电路关键将显示数据BCD码转换成相对应编码。如，若选择七段数码管显示电路，关键将待显示数据BCD码转换成数码器七段显示驱动编码。密码锁显示电路设计比较简单，这里直接采取四个4-7译码器来实现。
3.3.1 显示模块程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY DISPLAY IS
PORT(DATA_BCD:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
DOUT7:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END DISPLAY;
ARCHITECTURE ART OF DISPLAY IS
BEGIN
PROCESS(DATA_BCD)
BEGIN
CASE DATA_BCD IS
WHEN"0000"=>DOUT7<="0111111";
WHEN"0001"=>DOUT7<="0000110";
WHEN"0010"=>DOUT7<="1011011";
WHEN"0011"=>DOUT7<="1001111";
WHEN"0100"=>DOUT7<="1100110";
WHEN"0101"=>DOUT7<="1101101";
WHEN"0110"=>DOUT7<="1111101";
WHEN"0111"=>DOUT7<="0000111";
WHEN"1000"=>DOUT7<="1111111";
WHEN"1001"=>DOUT7<="1101111";
WHEN OTHERS=>DOUT7<="0000000";
END CASE;
END PROCESS;
END ARCHITECTURE ART;
3.3.2显示模块单元

图3.5 电子密码锁显示模块元件
3.3.3显示模块仿真

图3.6 密码锁显示模块仿真图

4小结
经过这次EDA课程设计一个星期，不仅温习和巩固了课堂上所学过基础知识，而且学到了很多书本上全部没有提及内容，深入加深了对EDA技术了解。在课设过程中，调试顶层文件程序时碰到了不少问题，比如，各元件之间连接和信号定义，不过最终在细心检验下，还是成功排除了错误和警告；在波形仿真时，想要结果不能在波形上得到正确显示，在经过十几次调试后，才发觉是因为输入时钟信号对于器件延迟时间来说太短了。时钟周期设置在15秒左右比较适宜，Endtime值需要设置长一点10us左右，这么就能够观察到完整仿真结果。
其次，在连接各个模块时候一定要注意各个输入、输出引脚线宽，因为每个线宽是不一样，只有让各个线宽相互匹配，才能得出最终正确结果。不然，出现任何一点小误差就会造成整个文件系统编译出现错误提醒，在器件选择上也有一定技巧，只有选择了适合目前电路所器件，编译才能成功。
经过这次EDA课程设计使我知道了理论和实际相结合是很关键，只有把所学理论知识和实践相结合起来，才能提升自己实际动手能力和独立思索能力。

参考文件
[1] 谭会生，张昌凡. EDA 技术及应用（第二版）西安：西安电子科技大学出版社，
[2] 徐光军，徐光辉. CPLD/FPGA 开发和应用. 北京：电子工业出版社，
[3] 李国丽，朱维勇. EDA 和数字系统设计. 北京：机械工业出版社，
编(1997). 北京：北京理工大学出版社，1999
[4] 潘松，黄继业. EDA 技术实用教程. 北京：科学出版社，
[5]