UART-通用异步收发器的设计.doc
《UART-通用异步收发器的设计.doc》由会员分享,可在线阅读,更多相关《UART-通用异步收发器的设计.doc(21页珍藏版)》请在咨信网上搜索。
1、UART 通用异步收发器的设计 作者: 日期:21 个人收集整理 勿做商业用途综合课程设计实验报告 院 系: 信息科学与工程学院 学号: 04006531 04006525 姓 名: 蓝渊明 陈新明 教 师: 张圣清 时 间: 2010.01.15 1 引言 由于微电子学和计算机科学的迅速发展,给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后,电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA/CPLD和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬勃发展的关键因素之一就是采用了硬件描述语言(HDL)描述电路系统。就
2、FPGA和CPLD开发而言,比较流行的HDL主要有Verilog HDL、VHDL、ABEL-HDL和 AHDL 等,其中VHDL和Verilog HDL因适合标准化的发展方向而最终成为IEEE标准。下面的设计就是用VHDL来完成实现的。2 UART设计实例 通常设计数字电路大都采用自顶向下将系统按功能逐层分割的层次化设计方法,这比传统自下向上的EDA设计方法有更明显的优势(当时的主要设计文件是电路图).因为由自顶向下的设计过程可以看出,从总体行为设计开始到最终逻辑综合,形成网络表为止。每一步都要进行仿真检查,这样有利于尽早发现系统设计中存在的问题,从而可以大大缩短系统硬件的设计周期。 UAR
3、T(即Universal Asynchronous Receiver Transmitter 通用异步收发器)是一种应用广泛的短距离串行传输接口。UART允许在串行链路上进行全双工的通信。串行外设用到的RS232-C异步串行接口,一般采用专用的集成电路即UART实现。如8250、8251、NS16450等芯片都是常见的UART器件,这类芯片已经相当复杂,有的含有许多辅助的模块(如FIFO),有时我们不需要使用完整的UART的功能和这些辅助功能。或者设计上用到了FPGA/CPLD器件,那么我们就可以将所需要的UART功能集成到FPGA内部。使用VHDL将UART的核心功能集成,从而使整个设计更加
4、紧凑、稳定且可靠。本文应用EDA技术,基于FPGA/CPLD器件设计与实现UART.2.1.1 UART结构 UART主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。本设计主要设计UART中最重要的发送部分和接收部分 图12。1.2 UART的帧格式UART的帧格式如图2所示。图2发送数据过程:空闲状态,线路处于高电位;当收到发送数据指令后,拉低线路一个数据位的时间T,接着数据按低位到高位依次发送,数据发送完毕后,接着发送奇偶校验位和停止位(停止位为高电位),一帧资料发送结束.接收数据过程:空闲状态,线路处于高电位;当检测到线路的下降沿(线路电位由高电位变为低电位)时说
5、明线路有数据传输,按照约定的波特率从低位到高位接收数据,数据接收完毕后,接着接收并比较奇偶校验位是否正确,如果正确则通知后续设备准备接收数据或存入缓存.由于UART是异步传输,没有传输同步时钟。为了能保证数据传输的正确性,UART采用16倍数据波特率的时钟进行采样.每个数据有16个时钟采样,取中间的采样值,以保证采样不会滑码或误码。一般UART一帧的数据位数为8,这样即使每个数据有一个时钟的误差,接收端也能正确地采样到数据。UART的接收数据时序为:当检测到数据的下降沿时,表明线路上有数据进行传输,这时计数器CNT开始计数,当计数器为24=16+8时,采样的值为第0位数据;当计数器的值为40时
6、,采样的值为第1位数据,依此类推,进行后面6个数据的采样.如果需要进行奇偶校验,则当计数器的值为152时,采样的值即为奇偶位;当计数器的值为168时,采样的值为“1”表示停止位,一帧数据接收完成。2.2 UART的设计与实现2.2.1 UART分频器假设数据的波特率为p,则所需时钟的频率为16p 以波特率p为9600为例,系统时钟为60MHz 代码如下:library IEEE;use IEEE.STD_LOGIC_1164。ALL;use IEEE。STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED。ALL; entity baud is Port
7、 (clk,resetb:in std_logic; bclk:out std_logic);end baud; architecture behavioral of baud isbeginprocess(clk,resetb)variable cnt:integer;begin if resetb=1 then - resetb=1时复位 cnt:=0; bclk=0; elsif rising_edge(clk) then if cnt=38 then cnt:=0; bclk=1; 设置分频系数 else cnt:=cnt+1; bclk=0; end if; -if cnt=72 t
8、hen bclk=1;cnt:=cnt+1; -设置分频系数 elsif cnt103 then cnt:=cnt+1; bclk=0;-else cnt:=0;bclkif temp=1 then state=x_start; temp:=0;txd_done=”01110” then state=x_wait; xcnt16:=”01110”; else xcnt16:=xcnt16+1; txds:=0; state=x_start; end if; -状态2,发送信号至起始位 when x_wait=if xcnt16=01110” then if xbitcnt=framlent t
9、hen state=x_stop; xbitcnt:=0; else state=x_shift; end if; xcnt16:=00000; else xcnt16:=xcnt16+1; state=x_wait; end if; -状态3,等待状态 when x_shift=txds:=txdbuf_add(xbitcnt); xbitcnt:=xbitcnt+1; state=x_wait; -状态4,将待发数据进行并串转换 when x_stop=if xcnt16=01111 then if xmit_cmd_p=0 then state=x_idle; xcnt16:=”0000
10、0; else xcnt16:=xcnt16; state=x_stop; end if; txd_done=1; else xcnt16:=xcnt16+1; txds:=1; statestate=x_idle; end case; end if; txd=txds;end process; end behavioral;2。2。3 UART接收器 UART接收模块的功能:时时检测线路,当线路产生下降沿时,即认为线路有数据传输,启动接收数据进程进行接收,按从低位到高位接收数据library IEEE;use IEEE。STD_LOGIC_1164。ALL;use IEEE。STD_LOGI
11、C_ARITH。ALL;use IEEE.STD_LOGIC_UNSIGNED。ALL; entity reciever is generic(framlenr:integer:=8); Port (bclkr,resetr,rxdr:in std_logic; -定义输入输出信号 r_ready:out std_logic; rbuf:out std_logic_vector(7 downto 0));end reciever; architecture behavioral of reciever istype states is (r_start,r_center,r_wait,r_sa
12、mple,r_stop); -定义各子状态signal state:states:=r_start;signal rxd_sync:std_logic;beginpro1:process(rxdr)begin if rxdr=0 then rxd_sync=0; else rxd_sync=1; end if;end process; pro2:process(bclkr,resetr,rxd_sync) 主控时序、组合进程variable count:std_logic_vector(3 downto 0); -定义中间变量variable rcnt:integer:=0;variable
13、rbufs:std_logic_vector(7 downto 0);begin if resetr=1 then -复位 state=r_start; count:=”0000; elsif rising_edge(bclkr) then case state is when r_start=if rxd_sync=0 then state=r_center; r_ready=0; rcnt:=0; else state=r_start; r_ready=0; end if; -状态1,等待起始位 when r_center=if rxd_sync=0 then if count=0100
14、then state=r_wait; count:=0000”; else count:=count+1; stateif count=1110” then if rcnt=framlenr then state=r_stop; else state=r_sample; end if; count:=0000; -状态3,等待状态 else count:=count+1; state=r_wait; end if; when r_sample=rbufs(rcnt):=rxd_sync; rcnt:=rcnt+1; state=r_wait; -状态4,数据位采样检测 when r_stop=
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- UART 通用 异步 收发 设计
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【天****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【天****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。