EDA技术习题.doc
《EDA技术习题.doc》由会员分享,可在线阅读,更多相关《EDA技术习题.doc(12页珍藏版)》请在咨信网上搜索。
1、第一章EDA技术概述填空题1. 一般把EDA技术的发展分为_、_和_三个阶段。2. 在EDA发展的_阶段,人们只能借助计算机对电路进行模拟、预测,以及辅助进行集成电路版图编辑、印刷电路板(PCB)布局布线等工作。3. 在EDA发展的_阶段,人们可与将计算机作为单点设计工具,并建立各种设计单元库,开始用计算机将许多单点工具集成在一起使用。4. EDA设计流程包括_、_、_和_四个步骤。5. EDA的设计验证包括_、_和_。6. EDA的设计输入方式主要包括_、_和_。7. 文本输入是指采用_进行电路设计的方式。8. 功能仿真是在设计输入完成之后,选择具体器件进行编译之前进行的逻辑功能验证,因此又
2、称为_。9. 时序仿真是在选择了具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为_或_。10. 当前最流行的并成为IEEE标准的硬件描述语言包括_和_.11. 硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念,产生了目前最常用的并称之为_的设计法。12. EDA工具大致可以分为_、_、_、_以及_等5个模块。13. 将硬件描述语言转换为硬件电路的重要工具称为_。单项选择题1. 将设计的系统或电路按照EDA开发软件要求的某种形式表示出来,并送入计算机的过程称为( ).设计输入 设计输出 仿真 综合2. 在设计输入完成后,应立即对设计文件进行( )编辑 编译 功能仿真
3、 时序仿真3. 在设计处理工程中,可产生器件编程使用的数据文件,对于CPLD来说是产生( )熔丝图 位流数据 图形 仿真4. 在设计处理过程中,可产生供器件编程使用的数据文件,对于FPGA来说是生成( )熔丝图 位流数据 图形 仿真5 在C语言的基础上演化而来的硬件描述语言是( )VHDL Verilog HDL AHD CUPL6. 基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为( )设计法。 底向上 自顶向下 积木式 定层7. 在EDA工具中,能将硬件描述语言转化为硬件电路的重要工具软件称为( )。 仿真器 综合器 适配器 下载器8. 在EDA工具中,能完成在目标系统器件上布局
4、布线软件称为( )仿真器 综合器 适配器 下载器14同步练习参考答案填空题1 CAD、CAE、EDA2 CAD3 CAE4 设计准备、设计输入、设计处理、器件编程5 功能仿真、时序仿真、器件测试6 文本输入方式、图形输入方式、波形输入方式7 硬件描述语言8 前仿真9 后仿真、延时仿真10VHDL、Verilog HDL11自顶向下12设计输入编辑器、仿真器、HDL综合器、适配器(或布局布线器)、下载器13HDL综合器单项选择题 1 2. 3. 4. 5. 6. 7. 8.第二章 EDA工具软件的使用方法填空题1. Quartus支持_,_和_等不同的编辑方式.2. 用Quartus的输入法设计
5、的文件不能直接保持在根目录上,因此设计者在进入设计前,应当在计算机中建立保存文件的_.3. MegaFunctions是Quartus的_库,包括参数可定制的复杂逻辑模块。4. QuartusII的_元件库包括各种逻辑门,触发器和输入输出端口等。5. Quartus工程中顶层文件的文件名必须和_的名称一致.6. QuartusII的分析与综合优化设置中,提供了_,_和_三种优化选择.7. 指定设计电路的输入输出端口与目标芯片引脚的连接关系的过程称为_.8. Quartus的完整编译过程包含_,_,_和_四个环节.9. 在完成设计电路的输入输出端口与目标芯片引脚的锁定后,再次对设计电路的仿真称为
6、_或_.10. 以EDA方式实现的电路设计文件,最终可以编程下载到_或_芯片中,完成硬件设计和验证.11. QuartusII的嵌入式逻辑分析仪_是一种高效的硬件测试工具,可以通过_接口从运行的设计中捕获内部信号的波形。12. 用嵌入式逻辑分析仪捕获16位总线的信号,如采样深度为2K,则需要消耗_字节的嵌入式RAM容量。13. 在QuartusII中利用_可以观察设计电路的综合结果。14. 在给可编程逻辑器件编程时,常用的下载线有_和_.单项选择题1. 下列硬件描述语言中,Quartus不支持的是( ).VHDL SystemC AHDL VerilogHDL2. Quartus工具软件具有(
7、 )等功能. 仿真 综合 设计输入 以上均可3. 使用Quartus工具软件实现原理图设计输入,应创建( )文件. bdf vhd bsf smf4. Quartus的设计文件不能直接保护在( ). 硬盘 根目录 文件夹 工程目录5. 在Quartus的原理图文件中,正确的总线命名方式是( )。 a8 a7.0 a7:0 a7 downto 06 在Quartus集成环境下为图形文件产生一个元件符号的主要用途是( )。仿真 编译 综合 被高层次电路设计调用7在Quartus中,不能作为工程顶层文件的格式为( )。 bdf v vhd smf8下列选项中,可以用作QuartusII工程顶层实体名
8、的是( )。计数器 XNOR WRONG DFF9Quartus的波形文件类型是( ). .mif .vwf .vhd .v10.Quartus的存储器初值设定文件类型是( )。 .bsf .mif .vwf .smf2.4 同步练习参考答案填空题1 图形、文本、状态机2 工程目录(文件夹)3 宏功能元件(参数可设置强函数元件)4 primitives5 顶层实体6 平衡、面积、速度7 引脚锁定8 分析与综合、适配、编程、时序分析9 时序仿真、后仿真10 FPGA、CPLD11 SignalTapII、JTAG12 4K13 RTL阅读器14 ByteBlaster、USB Blaster单项
9、选择题1 2. 3. 4. 5. 6. 7. 8. 9. 10. 三、VHDL填空题1 IEEE于1987年将VHDL采纳为_标准.2 一般将一个完整的VHDL程序称为_.3 VHDL设计实体的基本结构由_,_,_,_和_等部分构成.4 _和_是设计实体的基本组成部分,它们可以构成最基本的VHDL程序.5 IEEE于1987年公布了VHDL的_语法标准.6 IEEE于1993年公布了VHDL的_语法标准.7 根据VHDL语法规则,在VHDL程序中使用的文字,数据对象,数据类型都需要_.8 在VHDL中最常用的库是_标准库,最常用的程序包是_程序包.9 VHDL的实体由_部分和_组成.10 VH
10、DL的实体声明部分指定了设计单元的_或_,它是设计实体对外的一个通信界面,是外界可以看到的部分.11 VHDL的结构体用来描述设计实体的_或_,它由VHDL语句构成,是外界看不到的部分.12 在VHDL的端口声明语句中,端口方向包括_,_,_和_.13 VHDL的字符是以_括起来的数字,字母和符号。14 VHDL的短标识符名必须以_,后跟若干字母,数字和单个下划线构成,但最后不能为_.15 VHDL93的数据对象包括_,_,_和_,它们是用来存放各种类型数据的容器.16 VHDL的变量(VARIABLE)是一个_,只能在进程,函数和过程中声明和使用.17 VHDL的信号(SIGNAL)是一种数
11、值容器,不仅可以容纳_,也可以保持_.18 VHDL87的数据类型包括_,_,_和_.19 VHDL的标量型(Scalar Type)是单元素的最基本数据类型,包括_,_,_和_.20 在VHDL中,标准逻辑位数据有_种逻辑值.21 VHDL的操作符包括_,_,_和_四类.22 在VHDL中,预定义的_可用于检出时钟边沿,完成定时检查,获得未约束的数据类型的范围等.23 VHDL的基本描述语句包括_和_.24 VHDL的顺序语句只能出现在_,_和_中,是按程序书写的顺序自上而下,一条一条的执行.25 VHDL的并行语句在结构体中的执行是_的,其执行方式与语句书写的顺序无关.26 VHDL的PR
12、OCESS(进程)内部是由_组成的,但PROCESS语句本身却是_.27 VHDL的子程序有_和_两种类型.28 VHDL的过程分为过程首和过程体两部分,如需在不同实体中调用需要将它们装入_中.29 VHDL的函数分为_和_两部分, 如需在不同实体中调用需要将它们装入程序包(Package)中.30 程序包是利用VHDL语言编写的,其原程序也需要以_文件类型保存.单项选择题1. IEEE于1987年公布了VHDL的( )语法规则。 IEEESTD1076-1987 RS232 IEEE.STD_LOGIC_1164 IEEE STD 1076-19932. IEEE于1993年公布了VHDL的
13、( )语法规则。 IEEESTD1076-1987 RS232 IEEE.STD_LOGIC_1164 IEEE STD 1076-19933. 一个能为VHDL综合器接受,并能作为一个独立的设计单元的完整的VHDL程序称为( )。设计输入 设计输出 设计实体 设计结构4. VHDL的设计实体可以被高层次的系统( ),成为系统的一部分. 输入 输出 仿真 调用5. VHDL最常用的库是( )标准库.IEEE STD WORK PACKAGE6. 在VHDL的端口声明语句中,用( )声明端口为输入方向. IN OUT INOUT BUFFFR7. 在VHDL的端口声明语句中,用( )声明端口为输
14、出方向. IN OUT INOUT BUFFFR8. 在VHDL的端口声明语句中,用( )声明端口为双向方向. IN OUT INOUT BUFFFR9. 在VHDL的端口声明语句中,用( )声明端口为具有读功能的输出方向. IN OUT INOUT BUFFFR10. 在VHDL中用( )来把特定的结构体关联一个确定的实体,为一个大型系统的设计提供管理和进行工程组织. 输入 输出 综合 配置11. 在VHDL中,45_235_287属于( )文字.整数 以数制基数表示的 实数 物理量12. 在VHDL中,88_670_551.453_909属于( )文字.整数 以数制基数表示的 实数 物理量
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 技术 习题
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【快乐****生活】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【快乐****生活】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。