《Ch04MEM设计》PPT课件.ppt

MEMS技术技术唐 军 0351- 一 微机电系统设计过程 二 微机电系统设计实例第四章 微系统设计一、微机电系统设计过程微系统和其它产品在机械工程设计上的主要区别是:微系统的设计需要集成相关的制造和加工工艺。在微系统设计中有三个主要任务是互相交联在一起的：（1）工艺流程设计；（2）机电和结构设计；（3）包括封装和测试在内的设计验证。设计约束可能很多，也可能不多，根据具体情况而定。很多约束是与产品的市场相关的，是非技术的。下面是微系统的一些典型约束。客户需求。进入市场时间（TIM）。环境条件。物理尺寸和重量限制 应用 制造设备 成本。材料选择主要基底材料主要基底材料 有两类基底材料：（1）仅用于支撑的钝性基底材料。这包括聚合物、塑料、陶瓷等；（2）活性基底材料，如硅、砷化镓、石英等，在微系统中用于传感或致动部件中。硅：机械性能稳定，成本不高，加工性好；是微传感器和加速度计的极好的备选材料。砷化镓：对外部影响（例如光线中的光子），即使在高温情况下，响应快；可用于热绝缘；它的高压电性使得这种材料适合精密致动；适合表面微加工；是光学快门、斩波器和致动器的优良备选材料；是微器件和微电路所需要的材料；缺点是价格比硅等其它基底材料高的多。石英：即使在高温下，比硅和硅族化合物有更好的机械稳定性；热延展率极小，所以是高温应用的理想材料；具备精密微致动器需要的出色的谐振能力；缺点是难以加工成所需要的形状。聚合物：主要用作钝性基底材料；材料和生产工艺成本都低；易于加工成所需要的形状；易于合金化满足特殊需求；对温度和湿度等环境因素敏感；容易受化学品侵蚀；寿命与其它聚合物一样，随时间退化。其它硅组基底其它硅组基底二氧化硅（SiO2）：很容易在硅基底表面生长或淀积在表面，如第八章所述；有出色的热和电绝缘性；可以作为很好的硅基底湿法腐蚀时的掩模材料。碳化硅（SiC）：即使在高温下，尺寸和化学性质稳定；干法腐蚀时用铝作掩模，很容易图形化；深层腐蚀时很出色的钝化材料。氮化硅（Si3N4）：在扩散工艺中能很好的阻挡水和钠；在深层腐蚀和离子注入的时候是好的掩模材料；是极好的光波导材料；是好的高强度电绝缘保护材料。多晶硅：可以用做电阻、晶体管门、和薄膜晶体管；是控制基底电性能的好材料；封装材料封装材料 陶瓷（氧化铝，碳化硅）；玻璃（耐热玻璃，石英）；粘接剂（焊接合金、环氧树脂、硅橡胶）；引线（金、银、铝、铜、钨）；端板和外壳（塑料、铝、不锈钢）；芯片保护装置（硅酮凝胶、硅油）。制造工艺选择制造工艺的优点和缺点的汇总：体硅微制造体硅微制造操作中相对直接。包括规范成文的加工工艺，主要是腐蚀工艺；在三种制造技术中成本最低；适合简单的几何形状，例如微压力传感器芯片；主要缺点是深宽比低。工艺包含去除基底材料导致材料用量增加。表面微制造表面微制造需要在基底上面生成一些材料层；需要为工艺过程中的淀积和腐蚀设计和加工复杂的掩模；牺牲层的腐蚀必需在建立牺牲层后是一定的浪费；比体硅微加工技术的成本高，因为加工流程复杂；主要优点包括：（1）相对体硅制造而言，不那么受硅片厚度的限制；（2）在建立各种牺牲层的时候材料选择自由度大；（3）适合复杂的几何形状，如微型阀和梳状致动器。LIGA和和SLIGA及其它高深宽比工艺及其它高深宽比工艺是成本最高的微制造技术；LIGA和SLIGA工艺需要特殊的用于X光光刻的同步辐射设备；需要对微注模技术和设备进行开发；主要优点是：（1）在几何结构的深宽比上提供很大的适应性。利用LIGA工艺可以使深宽比达到200；（2）提供最大的微结构构造和形状灵活性；（3）事实上LIGA工艺对微结构的材料没有限制，包括金属；（4）三种制造技术中最适合大规模生产。信号转换选择对微传感器和致动器，信号转换都是必不可少的，都需要将化学、光、热或机械能（例如运动）以及MEMS部件的其它物理行为转换成电信号，或反过来转换。材料和信号转换技术的概要 压敏电阻 在微传感器中硅压敏电阻是最常用到的，因为尺寸小，信号传输灵敏度高。压敏电阻可以在除了硅以外的其它基底上制造，例如砷化镓和聚合物等材料。使用压敏电阻的最大缺点是掺杂工艺需要严格控制以获得好的质量，另一个更严重的缺点是电阻率的温度依赖性，压敏电阻的灵敏度随着温度升高急剧变坏。在高温中使用时，信号处理中需要适当的温度补偿。压电元件 压电元件是用晶体作成的。工程师可以根据特殊的应用选择合适的晶体。例如，PZT（PbTi1-xZrxO3）主要用在位移传感器和加速度计上。钛酸钡（BaTiO3）通常用于加速度计变换信号。另外，石英晶体用在超声换能器中作谐振器。大部分压电材料都是脆性的。在封装这种材料的时候必需非常小心，避免发生脆性断裂。尺寸和可加工性是在使用压电材料的时候的两个问题。压电适合用于测量短时间内的动态或冲击时的加速度计，因为持续的压电效应将导致晶体过热，而使其变换能力退化。PTZ晶体是在工业中应用最多的压电晶体电容 电容信号转换的静电致动的工作原理在高温应用中非常有诱惑力，但是它的输入（电极之间缝隙的变化）/输出（电压）为非线性，在判读输出信号的时候需要进行专门的误差补偿。这种方法在微系统中还需要比较大的空间，因为平行平板电容器的输出电容值与平板电极交叠部分面积成正比 谐振器 使用谐振器的信号传输的技术在微压力传感器信号转换中能提供更高的分辨率和精度，但是它的加工复杂程度，例如类似压力传感器中的将硅梁键合在基底上，限制了它在其它微器件上的应用。振子所需要的空间是这种转换方法的另一个缺陷。电阻加热 这一技术在微致动器中广泛应用，例如微流体中的微型阀和泵。这种技术比较简单和直接。然而，这一技术需要精密控制对有热惯性的致动元件的加热，会影响所选择的致动方式的时间响应。另外，热元件和工作介质的接触会引起局部热传输，导致在微型阀中工作介质改变流动模式。这一技术在液体微流体系统中有严重的缺陷。对热传输流体密封会引发微系统的封装和运行问题。形状记忆合金 形状记忆合金（SMA）在与电阻加热一起使用的时候是一种很好的致动材料。它的主要缺点是形状记忆合金适用性是有限的，而且形状记忆合金的温度敏感性使得变形经常无法精确预测。机电系统机电系统在没有电源的情况下，任何微系统都无法工作。电路提供电流、保持电压，为致动器中提供电流，是系统密不可分的一部分。在微传感器中，转换器产生的电信号需要引到器件外面，使用适当的电子系统进行调节和处理。无论什么样的选定产品的电子系统，都需要对连接机械动作和电子系统的接口进行初步的评估，以便确定这一产品。例如，在压力传感器设计中，压敏电阻和连接电路的引线图形都要淀积在硅芯片表面，这些图形可能会影响整个芯片的构造。封装封装 封装需要考虑的因素芯片钝化介质保护系统保护电连接电路接口机电隔离信号调节和处理机械连接（阳极键合，钨极氩弧焊，粘接等）隧道效应和薄膜起皱系统装配策略和规程产品可靠性和性能测试工艺设计微制造中的微加工工艺分成三类：（1）光刻；（2）薄膜制造；（3）结构成型。LIGA工艺包括另外两个阶段：电镀和注模。（1）光刻 在当前工艺发展水平下，光刻是加工描述微系统三维结构形状的微图形的唯一可行的方法。它也用于制作所有微制造技术中用的掩模（或掩模组）的工艺，包括用于体硅微制造中腐蚀、薄膜淀积、表面微制造中的腐蚀、LIGA工艺中的微模具等的掩模。在系统设计流程中，有三个任务要实现：（1）基底的图形设计；（2）光刻掩模设计：（3）掩模组的制造工艺。以图中所示的微压力传感器用到的硅芯片为例 进行说明。在图中，介质的压力来自硅芯片的背面或空腔一侧。硅芯片的正面有表面扩散的四个压敏电阻。这些电阻的位置和方向如图芯片的顶视图（SiO2的掩模）所示。两个掩模的图形是有很大差异的。腔室腐蚀图形是一个简单地开一个方窗，而扩散压敏电阻和连接引线的图形要复杂的多。二氧化硅掩模图中的白线是连接惠斯通电桥中的电阻的。上表面掩模左下角的两个方块是与压力传感器外的信号调节和处理单元连接用的。（2 2）薄膜加工）薄膜加工 有几种方法可以在基底表面生成薄膜。有几种方法可以在基底表面生成薄膜。（3 3）结构成型结构成型 硅基微器件部件的复杂结构可以通过在基底上淀积各种材料的薄膜或通过从基底上去除部分材料得到。腐蚀是从基底上去除材料的一个有效工艺。力学设计力学设计 机械设计的主要目标是确定微系统在正常操作和过载的情况下受到额定载荷时的结构完整性和可靠性。过载情况可能会在可能的误操作、系统故障导致的预料外的负载波动等情况下发生。1.热力学负载 微传感器或致动器受到的大部分负载是与宏观结构一样的，可以归纳如下：（1）集中力（2）分布力（3）动态或惯性力（4）多层结构中由于热膨胀系数不匹配造成 的热应力（5）微系统中移动部件之间的摩擦力下面是微系统结构中独有的力：1.致动的静电力 2.压电导致的表面力 3.非常接近的两个表面之间的范德华力 2.热力学应力分析 应力分析是设计分析中的一个重要部分。对微系统而言，在加工过程中有高温，也会在高温环境中工作，所以热分析应该在应力分析之前。微系统的热力学应力分析与宏观系统的分析有非常大的差异。微系统中有很强的微加工工艺导致的固有应力出现，这些固有的残余应力必需被计算并包括进随后的应力分析。使用有限元分析方法对MEMS和微系统结构进行热力学应力分析时，重要的是必需确定选择的是适当的有限元方程。很多构造定律以及构造方程都是由宏观连续物体中得到的，在亚微米尺度的结构上应用需要进行实质性的修改。亚微米尺度下大部分材料的性质变得与尺寸相关，这使得大部分商用有限元程序不能用于MEMS和微系统部件分析。3.3.动力学分析动力学分析 动力学分析是针对有运动的微系统的。进行分析的主要原因是为了找出器件或器件中的部件的惯性力在一些振动模式下运动结构的自然频率。通常，过度的振动是结构破坏的主要原因，因为材料发生疲劳。有限元方法被广泛用于微系统的动力学分析。4.界面破坏分析界面破坏分析 微系统部件经常包括一些外来物质。很多也是由各种各样的材料薄膜构成的。这些外来物质可能是扩散或离子注入时产生的，而薄膜是通过各种各样淀积技术在基底表面淀积形成的。在微系统结构中，不同材料之间的界面是很常见的。有限元方法力学设计有限元方法力学设计 1 1 有限元方程有限元方程 2 2 微加工工艺仿真微加工工艺仿真 1 1 有限元方程有限元方程 离散化离散化 单元方程的推导单元方程的推导 加勒金方法加勒金方法 瑞利瑞利-里茨方法里茨方法 2 2 微加工工艺仿真微加工工艺仿真 表面微加工和表面微加工和LIGALIGA工艺仿真工艺仿真 微加工是加法工艺，在这些工艺中使用的伪单元是加微加工是加法工艺，在这些工艺中使用的伪单元是加单元。下面是仿真的流程：单元。下面是仿真的流程：第一步：加单元包括在初始有限元网格中。每个加单第一步：加单元包括在初始有限元网格中。每个加单元的厚度等于要在基底上堆积的添加材料层的厚度。元的厚度等于要在基底上堆积的添加材料层的厚度。第二步：指定的加单元初始材料性能具备以下特点：第二步：指定的加单元初始材料性能具备以下特点：低杨氏模量，低杨氏模量，E=1PaE=1Pa；高屈服强度，；高屈服强度，y=10y=106 6MPaMPa；同样；同样的热膨胀系数，的热膨胀系数，substratesubstrate；低质量密度，；低质量密度，=10=10-6 6g/m3g/m3。第三步：在第三步：在“淀积淀积”、“电镀电镀”或或“外延生长外延生长”一旦一旦完成后，将真正的材料性能设定到加单元上。完成后，将真正的材料性能设定到加单元上。第四步：在包含加单元的情况下，使用真正的层材料第四步：在包含加单元的情况下，使用真正的层材料性能计算整个有限元网格性能计算整个有限元网格 的应力分布，同时剩余加单的应力分布，同时剩余加单元仍具有伪性能。在这种情况下，单元刚度矩阵根据元仍具有伪性能。在这种情况下，单元刚度矩阵根据式（式（10.1110.11）计算得到。）计算得到。第五步：更新有限元网格中的应力、应变和节点坐标。第五步：更新有限元网格中的应力、应变和节点坐标。第六步：更新刚度矩阵第六步：更新刚度矩阵KK。第七步：对加工工艺中的下一个表面第七步：对加工工艺中的下一个表面“层层”进行重复进行重复计算。计算。体硅微加工仿真体硅微加工仿真 体硅加工是减工艺，是在希望的地点移去基底材料。在这一工艺中使用的伪单元称为减单元。第一步：减单元包括在将被腐蚀掉的部分的初始有限元网格中。第二步：设定的减单元初始性能与基底材料的一致。减单元的腐蚀面根据工艺中的腐蚀速率确定。第三步：根据与在临时设定的节点坐标下腐蚀面吻合的当前节点位置调整式（10.11）中的矩阵。减少的单元的刚度根据式（10.11）计算，如下式：其中是B矩阵中在临时节点坐标下的位置向量。第四步：一旦腐蚀面从一个减单元的端部进入其它减单元，整个减单元就被切换到具有伪材料性能的伪单元。第五步：对随后的腐蚀工艺重复同样的过程。二、设计实例微压力传感 器芯片的设计一般描述 典型方形硅芯片的横截面如图所示。这个芯片由方形硅基底组成，其中的腔是从基底的一面腐蚀下去形成的。芯片上减薄的部分是薄膜，当介质在芯片背面（下面）施加压力的时候发生挠曲。与挠曲相关的是薄膜中的弯曲和剪切应力。设计考虑 在着手实际的芯片设计分析以前，设计工程师需要知道的大量的因素。这些因素可能包含以下内容：1.应用 2.工作介质 3.约束底座 4.其它考虑 芯片的几何结构和尺寸芯片的几何结构和尺寸 大部分压力传感器芯片是正方形的。矩形和圆形芯片在早期有所应用，但是现在已经非常少见了。芯片的尺寸应该认真考虑，因为它将不仅仅影响传感器的成本，而且影响灵敏度性能。一个正方形硅芯片的关键尺寸 如下：影响芯片尺寸的另一个因素是信号转换器的尺寸。通常用在压力传感器上的变换器有两类：压敏变阻器和电容。这两中情况都要求芯片表面为变换器提供足够的空间。无论任何情况，这些变换器必须传送固定点的信号，这也意味着，不是芯片的尺寸足够大到信号能够象固定点的一样处理，要么就是变换器被做的尽可能小。因此芯片的尺寸也就受变换器的尺寸限制。当然，决定着芯片的成本的一个因素就是芯片的整体尺寸。需要保持芯片的尺寸尽可能小，以降低材料成本，缩小占用的空间。芯片的强度芯片的强度 工程师在薄膜设计中面临困难的选择：一方面需要足够大的弯曲应力，但是另一方面需要保持薄膜变形越小越好。从这两难的境地中解脱的一个可能的方法是在薄膜上增加加强凸台。这些加强块可以防止薄膜过度变形，但是允许薄膜位置的最大应力远离加强块位置。带正方形加强凸台的薄膜 工作压力设计工作压力设计 微压力传感器被设计成工作在非常低的压力到非常高的压力，这取决于应用场合。平坦的薄膜是最适合工作在中等压力范围下的压力传感器，如在35kPa到3.5MPa之间。压敏变阻器的输出和施加的压力之间存在线性关系。然而，这期望的情况在施加的压力超出这一范围的时候不总存在。（1 1）低工作压力（）低工作压力（P P 30kPa30kPa）的情况）的情况 低的施加压力意味着需要薄的薄膜。薄的薄膜也意味着小的薄膜尺寸，这导致低的弯曲应力和由此产生的低的信号输出。因此，为了产生有效的输出信号，必需扩大薄膜。又大又薄的薄膜会导致输出信号非线性，正如在上面“芯片的强度”部分指出的。这个问题的一个解决方法是使用加强凸台。据报道，这样的安排在测量低压力的压力传感器中得到了应用，测量范围7kPa，满量程输出100mV，线性度优于0.1%。为了产生有效的输出信号，必需扩大薄膜。又大又薄的薄膜会导致输出信号非线性，正如在上面“芯片的强度”部分指出的。这个问题的一个解决方法是使用加强凸台。据报道，这样的安排在测量低压力的压力传感器中得到了应用，测量范围7kPa，满量程输出100mV，线性度优于0.1%。（2 2）高工作压力（）高工作压力（P P 35MPa35MPa）的情况）的情况 厚的薄膜用在高工作压力的情况下。这将意味着薄膜上a/h的比值低。这个低比值能将薄膜中的主要应力从弯曲转换成剪切应力。因此，压阻信号与对应的施加压力呈非线性关系。这个问题的一个解决方案是将压阻元件仔细定位在剪切应力很小的地方。使用局部加强凸台可以控制弯曲和剪切应力在薄膜中的分布。过压设计过压设计 为了安全操作，微压力传感器经常设计成能够承载超过设计工作压力10到30倍的过压。这种高压力显然会导致薄膜过度变形。为了避免这一情况发生，在芯片中必须有一个变形限制器或者一个限动器，来防止在过压情况下发生过度变形。工作温度设计工作温度设计 温度会影响材料的强度和在微结构中产生温度应力。在设计中需要考虑的另一个关键因素是作为硅芯片一部分的压阻元件的温度效应。我们将把信号转换系统的设计留到第十一章“微系统封装”中。温度会对转换造成严重影响，这一事实不应该被忽略。计算机辅助设计计算机辅助设计 设计实例加速度传感器设计过程加速度传感器的详细参数：量程、灵敏度、分辨率、带宽、横向灵敏度、抗冲击能力等加速度传感器信号检测原理压阻式、压电式、电容式、热对流式、隧道电流式等结构弹簧、质量块、阻尼、非固定支撑等加速度、温度、压力复合传感器的设计原理概述结构设计加速度传感器的工艺流程温度和压力传感器（讨论）复合传感器压阻式传感器的工作原理压阻式传感器的工作原理 压阻式传感器是利用单晶硅的压阻效应制成的。当单晶硅受到力时它的电阻率会发生变化，这种现象叫压阻效应。在弹性范围内，硅的压阻效应是可逆的。当加速度计受到加速度a时，质量块m会把加速度转化为惯性力F，F=ma，这个力使加速度计的梁发生形变，从而在梁上产生应力，应力变化再使力敏电阻的阻值发生变化，最后由惠斯通电桥输出电压的变化。复合传感器电容式半导体压力传感器具有灵敏度高、稳定性好和对应力较不敏感的优点。简单的两极板电容器，当忽略边缘效应时，电容器的电容值 可以固定其中两个参数，改变另一个参数，这样电容的值就由这个参数的变化决定。根据三个参数变化的不同，电容式传感器分为变极间距型，变面积型和变介质型三种类型。电容值的变化可以使输出电阻、电流或频率发生改变。在硅微传感器中常用的是变极间距型电容传感器。这类传感器灵敏度高，适用于压力，力的测量。温度传感器的工作原理温度传感器的工作原理在恒定电流的条件下，PN结的正向电压与温度在很宽的温度范围内表现出良好的线性。此式给出了基极发射极电压与变量T和IC的函数关系。如果电流IC为常数，则上式表明VBE仅随温度做单调且单值变化。因此可以用VBE进行温度测量。1电极，2外壳，3引线，4压力敏感硅块，5垫块，6玻璃，7垫块，8硅梁，9加速度敏感硅块，10底座，11引脚传感器的结构复合传感器的复合传感器的加工工艺流程加工工艺流程三轴加速度传感器有限元模型 x单向受力的变形图 Y单向受力的变形图 z向受力的变形图 三向受力变形图 三维加速度计芯片在EPW体硅腐蚀前扫描电镜照片 a 正面 b 反面加工照片 三维加速度计芯片在EPW体硅腐蚀后扫描电镜照片 a 正面 b 反面加工照片SEM照片陀螺的制作工艺流程Grow SiO21.A 300m thickness silicon wafer(100)is taken and subjected to thermal oxidation.The oxidation was done at 1100C for a thickness of 2 m.81可整理ppt2.The oxide wafer is coated with photoresist and then use the mask shown below to pattern it.82可整理ppt3.A heavily doped n+silicon wafer is taken and bonded to the patterned oxide wafer.Then it is subjected to chemical mechanical polishing to 40 m.Bonding and Polishing of n+Silicon(CMP)83可整理pptNitride deposition PECVD4.A 2 m thickness nitride is deposited on both the sides of bonded wafer so that the mechanical stress is uniform on both the sides.The PECVD is done at the following84可整理pptBottom etching using KOH5.The backside of the nitride wafer is patterned using the mask shown followed by KOH wet etching till it reaches the oxide.The wet etching was done at 70 C calculating the time it needs to etch 300 m.85可整理ppt6.The sidewalls inside the hole are oxidized.For the plating base or seed layer,a 100 layer of chromium is first deposited,since chrome has a low stress and it adheres very well to the silicon dioxide or nitride.Then another layer approximately 250 thick of gold is used as the plating base for the electroplating step.If needed another thin layer(100)of chromium is deposited as a capping layer against oxidation.The electroplating process is carried out8.The negative photoresist and thin seed layer are then etched to disconnect the plated through-hole vias.The nitride is also etched from both the sides of the bonded wafer except beneath the gold interconnect which protects it while etching.Wet etch techniques for silicon nitride are generally slow and cause damage to underlying layers.Reactive ion etch of silicon nitride is faster and has a better selectivity to oxide.The etch recipe to remove is as followsPower:150 watts;Pressure:200 mtorr;Gas:CF4;Flow:15 sccm;Temp.:25 C;Etch rate:4500/minuteRemove negative photoresist and NitrideDeposit Al and photoresist9.A layer of Aluminum is sputtered on the top surface which would act as top electrode.Then a thick layer of photoresist is spin coated.90可整理ppt10.The photoresist is patterned using the mask as shown below.And the Al is removed by reactive ion etching.Wet etch techniques generally undercut in the via areas,causing considerable damage to the underlying layer.So Reactive ion etching is followed.The RIE etch recipe is actually three process steps consisting of a punch through etch which removes the native aluminum oxide,a main etch which removes the aluminum layer,and a corrosion prevent etch which removes any residual chlorine left from the main etch.The following parameters are usedRemove photoresist11.The photoresist is removed using acetone.12.A masking material photoresist AZ4620 is spun at 3000 rpm upto a thickness 8 m.It is patterned using the mask shown below.Then it is subjected to DRIE with an etchant(SF6+C4F8)plasma in alternation with a passivant(C4F8)plasma.DRIE produced high aspect ratio comb fingers of height 40 m.DRIESiO2 etching13.The oxide below the comb fingers is etched using Buffered Oxide Etchant following the necessary precautions.Thats how the comb fingers are released.KOH etching14.A(100)nitride wafer is taken and oxide is grown on it.Then it is patterned using the mask shown below.The oxide is etched with buffered oxide etchant and then the wafer is etched with KOH to a depth of around 300 m.97可整理pptWafer Bonding15.The bonded wafer and the top oxidized wafer are bonded using epoxy.The oxide wafer reduces the stray capacitance.隧道电流加速度传感器1在硅基底长氮化硅 DI rinse and dryLPCVD of nitride(1 m)2在氮化硅上生长金铂钛合金，并图形化 Deposit 50 Ti,and 50 Pt,and 400 Au3长二氧化硅 Deposit 3.0 m oxide by PECVD4图形化二氧化硅 Postbake and develop6:1 BOE etch oxide cavity5与另一片重掺杂的硅片键合 Clamp wafers together and hold at 900 C,1-4 barr,oxygen ambientAnneal at 800 C6湿法腐蚀上片硅，至重掺杂自停止 EDP etch 7图形化重掺杂的硅层并干法腐蚀穿透 RIE etch hole through highly doped epitaxial SiPirahna strip photoresist8干法腐蚀裸露处的二氧化硅9淀积硅尖 Deposit 10,000 Au10释放结构 11 封装