毕业设计方案开题报告张剑锋.doc

中 北 大 学 信 息 商 务 学 院毕业设计开题报告学 生 姓 名：张剑锋学 号：06060441X16学 院、系：信息商务学院、电子与计算机科学技术专 业：电子科学与技术/微电子学设 计 题 目：设计某等效器模仿信号发生电路指引教师:沈三民 11月 18日毕 业 论 文 开 题 报 告1结合毕业论文状况，依照所查阅文献资料，撰写字左右文献综述：文 献 综 述技术综合应用实例与分析一方面阐述了EDA技术综合应用形式、设计办法与建模、典型单元电路设计、重要软件及设备、PCB设计与制作等基本知识。接着简介了多路彩灯控制器、智力抢答器、电子密码锁、微波炉控制器、交通控制器、综共计时系统、数据采集控制系统、电梯控制器、车载DVD位控系统、直接数字频率合成器DDS、图像边沿检测器等11个EDA技术综合应用系统设计，以及等精度数字频率计、出租车计费系统、低频数字相位测量仪、电压控制LC振荡控制器等4个EDA和单片机综合应用系统设计1。随着当代通信、定位和导航技术不断发展，全球定位系统(G10bal Position SySt，GPS)终端系统功能越来越强大，系统复杂限度也随之提高，因而在终端设计中，对信号源频率稳定度、频谱纯度、频率范畴和输出频率个数提出了新规定。为了配合GPS接受机研制和测试，研制一种高精确度卫星信号模仿源是必备手段3。 老式通信信号源信号产生使用模仿办法，设备笨重，且精度不高，只能产生几种简朴波形。运用DSP芯片来实现信号源，如使用TMS320VC5402，具备可编程，灵活性大等特点，但指令执行为串行构造，转换速度不快。运用BPSK专用芯片来实现信号源，如MAX2402，具备转换速度快，使用以便等特点，但它不能满足频率个数多规定。现场可编程门阵列FPGA 器件是一种新型高密度PLD，采用CMOS-SRM 工艺制作4。FPGA 器件将半定制门阵列电路和可编程逻辑器件顾客可编程性结合在一起，当前已经成为新一代系统设计积木块。使用FPGA 进行逻辑设计可以使电子产品做到小型化、集成化，具备较好灵活性、保密性和可靠性，并且借助先进FPGA 开发工具，设计成果具备较好移植性。当前人们对波形发生器规定也越来越高，功能不断得以扩展，可靠性规定更好。为了满足人们需求，本文简介了一种基于FPGA 多功能波形发生器，与微控制器控制波形发生器相比该设计更灵活、功能更大、可靠性更高5。在电子测量仪器家族中，信号发生器是一种很重要仪器，它是电子测试系统苇要部件，是决定电子测试系统性能核心设备。对数字信号发生器设计进行研究具备很大发展潜力3。作为专用集成电路（ASIC）领域中一种半定制电路，FPGA 既解决了定制电路局限性，又克服了原有可编程器件门电路数有限缺陷。可以毫不夸张讲，FPGA 能完毕任何数字器件功能。老式波形发生器普通采用MAX8038 为核心芯片并加以必要辅助电路，这种波形发生器可以输出频率范畴只能在较低频率范畴内，并且输出波形有一定限度失真。而如果采用直接数字合成办法所能产生波形范畴就会大诸多，作为当前嵌入式领域新技术，SoC 系统以其强大性能成为当前硬件开发首选，在FPGA 中集成DDS 实现SoC 系统所属出波形具备较宽频率范畴，波形也几乎无失真4。在自动控制系统设计、调试和当代电子学各个领域，经常需要高精度、高频率且频率可以便调节正弦波、锯齿波、方波、三角波等信号作为信号源旧。函数信号发生器是在科学研究和工程设计中广泛应用一种通用仪器。函数信号发生器实现办法普通有如下几种：(1)用分立元件构成函数发生器，但普通是单函数发生器，其频率不高，工作不够稳定，不易调试；(2)由晶体管、运放IC等通用器件制作，多用专门函数信号发生器产生信号，如初期函数发生器芯片8038，其功能较少，精度不高，频率上限只有300kHz，无法产生更高频率信号。调节方式也不够灵活，频率和占空比不能独立调节，且互相影响；(3)运用专用直接数字频率合成DDS芯片函数发生器它能产生任意波形并达到很频率，但成本较高；(4)采用MAXIM公司新一代专用函数信号发生器芯片如MAX038等4。本文结合FPGA和DDS技术，运用DSPBuilder设计函数信号发生器输出频率、相位精准可调函数信号。并且频率及相位可以迅速切换，避免了用VHDL语言设计函数信号复杂性9。且比老式实现函数信号发生器更简朴和快捷。FPGA(Field Programmable Gate Array)是当前广泛采用一种可编程器件M随着微电子技术发展现场可编程门阵歹IJ(FPGA)得到了飞速发展。FPGA时钟延迟可达到纳秒级，结合其并行工作方式，在超高速、实时测控方面有非常辽阔应用前景，具备工作速度快、集成度高和现场可编程长处12。它应用不但使得数字电路系统设计非常以便，并且还大大缩短了系统研制周期，缩小了数字电路系统体积和所用芯片品种。并且它时钟频率已可达到几百兆赫兹。加上它灵活性和高可靠性，几乎可将整个设计系统下载于同一芯片中，实现片上系统，非常合用于实现波形发生器数字电路7。参照文献：1 谭会生,瞿遂春等.EDA 技术综合应用实例与分析，西安电子科技大学出版社，,11.2 万耀、李小清、周云飞、潘海鸿. 基于FPGA 多通道数据采集系统设计，微计算机信息， 2-2：199-201 3 全国大学生电子设计竞赛组委会；全国大学生电子设计竞赛获奖作品选编；北京D 北京理工大学出版社4 会议论文黄庆彩,祖静,裴东兴.基于MAX8038函数信号发生器设计 5 周德新,杨代文,王凯,樊智勇.基于FPGA选取呼喊信号源设计期刊论文-自动化仪表 (5) 6 唐琦,徐宏杰,郭耀仪.基于DDS技术动态偏振控制器驱动电路研究期刊论文-当代电子技术 (12) 7 学位论文姜鲁鹏.基于FPGA任意波形发生器设计与实现 8 朱昊. 基于技术噪声分析及抑噪实现；海洋技术9 罗泉,刘芝,刘桂英.基于FPGADDS信号源设计期刊论文-广西师范学院学报（自然科学版） (2) 10 高士友,胡学深,杜兴莉,刘桥.基于FPGADDS信号发生器设计期刊论文-当代电子技术 (16)11 学位论文万永波.基于ARM任意波发生器开发研究 12 学位论文黄振华.基于FPGA函数信号发生器设计与实现 13 Altera Corporation Altera Digital Library 毕 业 论 文 开 题 报 告2本课题要研究或解决问题和拟采用研究手段（途径）：2.1本课题要研究或解决问题：(1)16路直流信号，幅度可调。(2)8bit。2.2本课题拟采用研究手段：(1)查阅资料，在理解系统工作原理基本上，进行方案比较和设计。(2)计算机产生波形数据，运用RAM存储波形。(3)设计VHDL程序，运用FPGA控制D/A。本系统以FPGA 为核心，其中系统控制器重要负责控制系统每个某些状态及之间协调。其中加法器是10 位，当只选取一种波形时，加法器等效于传播线，不对波形数据做解决；当选取两种或两种以上波形时，加法器先把送进来数据进行叠加，把最后数据最低2 位舍去，把剩余位送到波形DAC 中。调节正弦波、三角波、锯齿波、方波A、方波B 幅度是通过调幅DAC 数据大小来更改控制调幅DAC 输出电压高低变化，而此输出电压作为波形DAC 基准电压，从而实现对幅度控制。除此之外，还可以进一步调节方波A 和方波B 幅度。由于方波波形只有两种状态（高、低电平），而波形DAC 数据有8 位，可以表达256 中状态，“00000000“此状态无意义，因此尚有255 种状态，即在送入调幅DAC 数据不变状况下，更改送入波形DAC 数据可以产生255 种幅值不同样方波。因此方波幅值量化解阶数为波形 DAC 是依照输入波形数据，产生相应模仿波形输出。调幅DAC 则是依照输入幅度调节数据，用来调节波形DAC 基准电压，达到输出波形幅度调节目。拟采用研究办法如下图所示 图1 系统设计模块通过以上模块重要完毕是对于12路直流信号，6路方波信号，5路正弦波信产生和选用，通过选通开关选取输出哪路信号，通过控制FPGA选取幅度和频率调节，这样就可以完毕题目规定。FPGA模块：FPGA(Field Programmable Gate Array)是当前广泛采用一种可编程器件M随着微电子技术发展现场可编程门阵列(FPGA)得到了飞速发展。FPGA时钟延迟可达到纳秒级，结合其并行工作方式，在超高速、实时测控方面有非常辽阔应用前景，具备工作速度快、集成度高和现场可编程长处。它应用不但使得数字电路系统设计非常以便，并且还大大缩短了系统研制周期，缩小了数字电路系统体积和所用芯片品种。并且它时钟频率已可达到几百兆赫兹。加上它灵活性和高可靠性，几乎可将整个设计系统下载于同一芯片中，实现片上系统(soc)，非常合用于实现波形发生器数字电路。该模块重要是产生各种波形，例如正弦波，三角波，方波，锯齿波等。D/A转换模块：DA转换器按工作方式可分为并行DA转换器、串行DA转换器和间接DA转换器等。在并行DA转换器中，又分为权电阻DA转换器和R2R T型DA转换器。下面以R2 R T型DA转换器为例简要简介DA转换器工作原理。如图所示为R2 R T型DA转换器原理电路。 图2 DA转换器原理电路图2所示电路是一种3位二进制数DA转换电路，每位二进制数控制一种开关S。当第位数码为“0”时，开关S打在左边；当第i位数码为“1”时，开关Si打在右边。当S0接通时，由图2可知 （1-1） 将式（1-1）推广到n位二进制数转换，可得普通表达式输出电压为： （1-2）式（1-2）输出电压会因器件误差.集成运放非抱负特性而产生转换误差。普通D/A转换器用如图3所示框图表达。图3 D/A转换器框图图中输入量与输出量关系为ouTBUr 式中，Ur为常量，由参照Uref决定。B为输人数字量，常为一种二进制数。B位数普通为8位、12位、16位等，由DAC芯片型号决定。B为n位时通式为 式中，bn-1为最高位；bo为最低位。滤波模块：该模块重要是完毕滤波作用，是输出波形更加圆滑。毕 业 设 计 开 题 报 告指引教师意见： 指引教师： 11月 18日所在系审查意见： 系主任： 11月20 日