2012-2013学年第二学期：2011级软件工程专业本科生：计算机组成原理(总复习----第八章)(ppt文档).ppt

计算机组成原理计算机组成原理 (总复习总复习)厦门大学软件学院厦门大学软件学院 曾文华曾文华20132013年年6 6月月6 6日日第章第章 CPU 的结构和功能的结构和功能8.1 CPU 的结构的结构8.3 指令流水指令流水8.2 指令周期指令周期 (第三章讲过总线周期第三章讲过总线周期)8.4 中断系统中断系统 （第五章讲过程序中断方式第五章讲过程序中断方式）8.1 CPU 的结构的结构一、一、CPU 的功能的功能二、二、CPU 结构框图结构框图三、三、CPU 的寄存器的寄存器四、四、控制单元控制单元 CU 和中断系统和中断系统五、五、ALU2.CPU 的内部结构的内部结构 算术和算术和布尔逻辑布尔逻辑取反取反移位移位状态标志状态标志内内部部 数数据据总总线线寄存器寄存器CU中断中断系统系统ALU控制信号控制信号C P U8.2 指指 令令 周周 期期一、一、指令周期的基本概念指令周期的基本概念二、二、指令周期的数据流指令周期的数据流3.具有间接寻址的指令周期具有间接寻址的指令周期4.带有中断周期的指令周期带有中断周期的指令周期取指周期取指周期间址周期间址周期指令周期指令周期执行周期执行周期取指周期取指周期间址周期间址周期指令周期指令周期执行周期执行周期中断周期中断周期用于取操作数的用于取操作数的有效地址（有效有效地址（有效地址在存储器中）地址在存储器中）CPU将程序断点将程序断点保存到存储器中保存到存储器中5.指令周期流程指令周期流程取指周期取指周期执行周期执行周期有间址吗？有间址吗？有中断吗？有中断吗？间址周期间址周期中断周期中断周期是是是是否否否否6.CPU 工作周期的标志工作周期的标志CPU 访存有四种性质访存有四种性质取取 指令指令取取 地址地址取取 操作数操作数存存 程序断点程序断点取指周期取指周期间址周期间址周期执行周期执行周期中断周期中断周期FEDINDDINTDCLK1FE1IND1EX1INTEXDCPU 的的4个工作周期个工作周期1.取指周期取指周期数据流数据流二、二、指令周期的数据流指令周期的数据流MDRCUMARPCIR存储器存储器CPU地地址址总总线线数数据据总总线线控控制制总总线线IR+1 1.取指周期取指周期数据流数据流二、二、指令周期的数据流指令周期的数据流MDRCUMARPCIR存储器存储器CPU地地址址总总线线数数据据总总线线控控制制总总线线IR+1 1.取指周期取指周期数据流数据流二、二、指令周期的数据流指令周期的数据流MDRCUMARPCIR存储器存储器CPU地地址址总总线线数数据据总总线线控控制制总总线线IR+1 1.取指周期取指周期数据流数据流二、二、指令周期的数据流指令周期的数据流MDRCUMARPCIR存储器存储器CPU地地址址总总线线数数据据总总线线控控制制总总线线IR+1 1.取指周期取指周期数据流数据流二、二、指令周期的数据流指令周期的数据流MDRCUMARPCIR存储器存储器CPU地地址址总总线线数数据据总总线线控控制制总总线线IR+1 1.取指周期取指周期数据流数据流二、二、指令周期的数据流指令周期的数据流MDRCUMARPCIR存储器存储器CPU地地址址总总线线数数据据总总线线控控制制总总线线IR+1 1.取指周期取指周期数据流数据流二、二、指令周期的数据流指令周期的数据流MDRCUMARPCIR存储器存储器CPU地地址址总总线线数数据据总总线线控控制制总总线线IR+1 2.间址周期间址周期数据流数据流MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PCIR存储器存储器MDR以第一个存储器的内容作为下一个存储器的地址以第一个存储器的内容作为下一个存储器的地址2.间址周期间址周期数据流数据流MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PCIR存储器存储器MDR以第一个存储器的内容作为下一个存储器的地址以第一个存储器的内容作为下一个存储器的地址2.间址周期间址周期数据流数据流MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PCIR存储器存储器MDR以第一个存储器的内容作为下一个存储器的地址以第一个存储器的内容作为下一个存储器的地址2.间址周期间址周期数据流数据流MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PCIR存储器存储器MDR以第一个存储器的内容作为下一个存储器的地址以第一个存储器的内容作为下一个存储器的地址2.间址周期间址周期数据流数据流MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PCIR存储器存储器MDR以第一个存储器的内容作为下一个存储器的地址以第一个存储器的内容作为下一个存储器的地址3.执行周期执行周期数据流数据流4.中断周期中断周期数据流数据流不同指令的执行周期数据流不同不同指令的执行周期数据流不同MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PC存储器存储器将将PC的内的内容（中断容（中断结束后的结束后的返回地址）返回地址）保护起来保护起来3.执行周期执行周期数据流数据流4.中断周期中断周期数据流数据流不同指令的执行周期数据流不同不同指令的执行周期数据流不同MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PC存储器存储器将将PC的内的内容（中断容（中断结束后的结束后的返回地址）返回地址）保护起来保护起来3.执行周期执行周期数据流数据流4.中断周期中断周期数据流数据流不同指令的执行周期数据流不同不同指令的执行周期数据流不同MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PC存储器存储器将将PC的内的内容（中断容（中断结束后的结束后的返回地址）返回地址）保护起来保护起来3.执行周期执行周期数据流数据流4.中断周期中断周期数据流数据流不同指令的执行周期数据流不同不同指令的执行周期数据流不同MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PC存储器存储器将将PC的内的内容（中断容（中断结束后的结束后的返回地址）返回地址）保护起来保护起来3.执行周期执行周期数据流数据流4.中断周期中断周期数据流数据流不同指令的执行周期数据流不同不同指令的执行周期数据流不同MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PC存储器存储器将将PC的内的内容（中断容（中断结束后的结束后的返回地址）返回地址）保护起来保护起来3.执行周期执行周期数据流数据流4.中断周期中断周期数据流数据流不同指令的执行周期数据流不同不同指令的执行周期数据流不同MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PC存储器存储器将将PC的内的内容（中断容（中断结束后的结束后的返回地址）返回地址）保护起来保护起来3.执行周期执行周期数据流数据流4.中断周期中断周期数据流数据流不同指令的执行周期数据流不同不同指令的执行周期数据流不同MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线PC存储器存储器将将PC的内的内容（中断容（中断结束后的结束后的返回地址）返回地址）保护起来保护起来8.3 指指 令令 流流 水水四、影响指令流水线性能的因素四、影响指令流水线性能的因素一、如何提高机器速度一、如何提高机器速度二、系统的并行性二、系统的并行性三、指令流水原理三、指令流水原理五、流水线性能五、流水线性能 六、流水线的多发技术六、流水线的多发技术 七、流水线结构七、流水线结构取指令取指令 3执行指令执行指令 3三、指令流水原理三、指令流水原理2.指令的二级流水指令的二级流水1.指令的串行执行指令的串行执行取指令取指令 取指令部件取指令部件 完成完成总有一个部件总有一个部件 空闲空闲指令预取指令预取若若 取指取指 和和 执行执行 阶段时间上阶段时间上 完全重叠完全重叠指令周期指令周期 减半减半 速度提高速度提高 1 倍倍执行指令执行指令 执行指令部件执行指令部件 完成完成取指令取指令 1执行执行指令指令 1取取指令指令 2执行执行指令指令 2取取指令指令 3执行指令执行指令 3取指令取指令 2执行指令执行指令 2取指令取指令 1执行指令执行指令 14.指令的六级流水指令的六级流水六级流水六级流水14 个时间单位个时间单位串行执行串行执行6 9 54个时间单位个时间单位完成完成 一条指令一条指令6 个时间单位个时间单位COFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI指令指令 1指令指令 2指令指令 3指令指令 4指令指令 5指令指令 6指令指令 7指令指令 8指令指令 9 1 2 3 4 5 6 7 8 9 10 11 12 13 14tFI：取指：取指 DI：指令译码：指令译码CO：计算操作数地址：计算操作数地址 FO：取操作数：取操作数EI：执行指令：执行指令 WO：写操作数：写操作数54/14=3.86指令指令 1 与指令与指令 4 冲突冲突指令指令 2 与指令与指令 5 冲突冲突指令指令1、指令、指令3、指令、指令 6 冲突冲突COFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI指令指令 1指令指令 2指令指令 3指令指令 4指令指令 5指令指令 6指令指令 7指令指令 8指令指令 9 1 2 3 4 5 6 7 8 9 10 11 12 13 14t四、影响指令流水线性能的因素四、影响指令流水线性能的因素1.结构相关结构相关不同指令争用同一功能部件产生不同指令争用同一功能部件产生资源冲突资源冲突由于存在相关，使流水线由于存在相关，使流水线不断流实现起来很困难不断流实现起来很困难结构相关结构相关也称为也称为资源相关资源相关FI：取指：取指 FO：取操作数：取操作数WO：写操作数：写操作数都要都要访问访问存储器存储器2.数据相关数据相关不同指令因重叠操作，可能改变操作数的不同指令因重叠操作，可能改变操作数的 读读/写写 访问顺序访问顺序 采用采用 旁路技术旁路技术解决办法解决办法 写后读相关（写后读相关（RAW）先写后读先写后读SUB R1，R2，R3ADD R4，R5，R1；（；（R2）（R3）R1；（；（R5）+（R1）R4 读后写相关（读后写相关（WAR）先读后写先读后写STA M，R2ADD R2，R4，R5；（；（R2）M 存储单元存储单元；（；（R4）+（R5）R2 写后写相关（写后写相关（WAW）写后再写写后再写 后推法后推法MUL R3，R2，R1SUB R3，R4，R5；（；（R2）（R1）R3；（；（R4）（R5）R33.控制相关控制相关BNE 指令必须等指令必须等CPX 指令的结果指令的结果才能判断出才能判断出是转移是转移还是顺序执行还是顺序执行LDA#0LDX#0INXCPX#NBNE MDIV#NSTA ANSADD X,DM由转移指令引起由转移指令引起3.控制相关控制相关（续）（续）WOEIFOCODIWOEIFODIFIFIDIFICOFIFOCODIFIWOEIFOCODIFIDIFOEIWOEIFOCOFIDICOWODIFICOFI指令指令 1指令指令 2指令指令 3指令指令 4指令指令 5指令指令 6指令指令 7指令指令15指令指令16 1 2 3 4 5 6 7 8 9 10 11 12 13 14转移损失转移损失t设设 指令指令3 是转移指令是转移指令指令指令3为条件为条件转移指令转移指令9-12之间没有指令完成之间没有指令完成五、流水线性能五、流水线性能 1.吞吐率吞吐率(Throughput Rate)单位时间内单位时间内 流水线所完成指令流水线所完成指令 或或 输出结果输出结果 的的 数量数量 最大吞吐率最大吞吐率 实际吞吐率实际吞吐率 连续处理连续处理 n 条指令的吞吐率为条指令的吞吐率为设设 m 段的流水线各段时间为段的流水线各段时间为t tTpmax=1t tTp=m +(n-1)nt tt tn=9m=6m+(n-1)=14(9/14)=0.64 2.加速比加速比 Sp(Speedup Ratio)m 段的段的 流水线的速度流水线的速度 与等功能的与等功能的 非流水线的速度非流水线的速度 之比之比 设流水线各段时间为设流水线各段时间为 t 完成完成 n 条指令在条指令在 m 段流水线上共需段流水线上共需 T=m +(n-1)t t 完成完成 n 条指令在等效的非流水线上共需条指令在等效的非流水线上共需 T=nmt Sp=m +(n-1)nm=nmm+n-1 t t t 则则(69)/14=3.86 理想加速比理想加速比=6由于流水线有由于流水线有 建立时间建立时间 和和 排空时间排空时间因此各功能段的因此各功能段的 设备不可能设备不可能 一直一直 处于处于 工作工作 状态状态 流水线中各功能段的流水线中各功能段的 利用率利用率3.效率效率(Efficient)mt31245312453124531245 n-1 nn-1 nn-1 nn-1 nT时间时间S空间空间空间空间S4S3S2S1(n-1)tn例例8.1：假设流水线分取指假设流水线分取指(IF)、译码、译码(ID)、执行、执行(EX)、写回、写回(WR)4个过程段，共有个过程段，共有10条指令连续输入此流水段条指令连续输入此流水段(1)画出指令周期流程画出指令周期流程(2)画出非流水线时空图画出非流水线时空图(3)画出流水线时空图画出流水线时空图(4)假设时钟周期为假设时钟周期为100ns，求流水线的实际吞吐率，求流水线的实际吞吐率(5)求该流水处理器的加速比求该流水处理器的加速比n解解：n(1)图图8.19(a)n(2)图图8.19(b)n(3)图图8.19(c)n(4)实际吞吐率为：实际吞吐率为：(10/13)X(1/100ns)=0.77X107条指令条指令/秒秒n(5)加速比：加速比：(4X10)/(4+(10-1)=40/13=3.08n=10 m=4效率效率=n/(m+n-1)=10/13=76.9%六、流水线的多发技术六、流水线的多发技术(3个技术个技术)1.超标量技术超标量技术 每个时钟周期内可每个时钟周期内可 并发多条独立指令并发多条独立指令 不能调整不能调整 指令的指令的 执行顺序执行顺序配置多个功能部件配置多个功能部件 通过编译优化技术，把可并行执行的指令搭配起来通过编译优化技术，把可并行执行的指令搭配起来IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13时钟时钟周期周期指令序列指令序列每个时钟周期并发每个时钟周期并发3条独立指令条独立指令2.超流水线技术超流水线技术 在在 一个时钟周期一个时钟周期 内内 再分段再分段（3 段）段）不能调整不能调整 指令的指令的 执行顺序执行顺序在一个时钟周期内在一个时钟周期内 一个功能部件使用多次一个功能部件使用多次（3 次）次）靠编译程序解决优化问题靠编译程序解决优化问题流水线速度是原来速度的流水线速度是原来速度的 3 倍倍IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13时钟周期时钟周期指令序列指令序列在一个时钟周期内再分在一个时钟周期内再分3段段3.超长指令字技术（超长指令字技术（VLIW）采用采用 多个处理部件多个处理部件具有具有 多个操作码字段多个操作码字段 的的 超长指令字超长指令字（可达几百位）（可达几百位）由编译程序由编译程序 挖掘挖掘 出指令间出指令间 潜在潜在 的的 并行性并行性，将将 多条多条 能能 并行操作并行操作 的指令组合成的指令组合成 一条一条IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13时钟周期时钟周期指令序列指令序列将将3条能并行操作的指令组合成一条条能并行操作的指令组合成一条一个超长一个超长指令相当指令相当于于3条普条普通指令通指令Very Long Instruction Word七、流水线结构七、流水线结构1.指令流水线结构指令流水线结构完成一条指令分完成一条指令分 7 段段，每段需一个时钟周期每段需一个时钟周期若若 流水线不出现断流流水线不出现断流1 个时钟周期出个时钟周期出 1 结果结果不采用流水技术不采用流水技术7 个时钟周期出个时钟周期出 1 结果结果理想情况下，理想情况下，7 级流水级流水 的速度是不采用流水技术的的速度是不采用流水技术的 7 倍倍地地址址形形成成部部件件指指令令译译码码部部件件取取操操作作数数部部件件取取指指令令部部件件操操作作执执行行部部件件回回写写结结果果部部件件修修改改指指令令指指针针部部件件锁锁存存锁锁存存锁锁存存锁锁存存锁锁存存锁锁存存2.运算流水线运算流水线完成完成 浮点加减浮点加减 运算运算 可分可分对阶、尾数求和、规格化对阶、尾数求和、规格化 三段三段分段原则分段原则 每段每段 操作时间操作时间 尽量尽量 一致一致锁锁存存器器对对阶阶功功能能部部件件第一段第一段尾尾数数加加部部件件锁锁存存器器第二段第二段规规格格化化部部件件锁锁存存器器第三段第三段1、对阶、对阶2、尾数求和、尾数求和3、规格化、规格化4、舍入、舍入5、溢出判断、溢出判断 8.4 中断系统中断系统一、概述一、概述5.5小节小节“程序程序中断方式中断方式”主要主要是讲是讲I/O中断中断二、中断请求标记和中断判优逻辑二、中断请求标记和中断判优逻辑三、中断服务程序入口地址的寻找三、中断服务程序入口地址的寻找四、中断响应四、中断响应五、保护现场和恢复现场五、保护现场和恢复现场六、中断屏蔽技术六、中断屏蔽技术3.中断隐指令中断隐指令(中断周期中断周期CPU自动完成的操作自动完成的操作)(1)保护程序断点（保护程序断点（将当前的将当前的PC保存到存储器中保存到存储器中）(2)寻找服务程序入口地址寻找服务程序入口地址(3)硬件硬件 关中断关中断 (自动关中断自动关中断)向量地址向量地址形成部件形成部件INTSQREINTSQRPC 1&1排队器排队器断点存于断点存于 特定地址特定地址（0 号地址）号地址）内内断点断点 进栈进栈INT 中断标记触发器中断标记触发器EINT 允许中断触发器允许中断触发器R S 触发器触发器向量地址向量地址PC（硬件向量法）（硬件向量法）中断识别程序中断识别程序 入口地址入口地址 MPC（软件查询法）（软件查询法）中断标志中断标志触发器触发器1100(2)屏蔽字屏蔽字优先级优先级屏屏 蔽蔽 字字 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1123456151616个中断源个中断源 1，2，3，16 按按 降序降序 排列排列(3)屏蔽技术可改变处理优先等级屏蔽技术可改变处理优先等级响应优先级响应优先级本来本来 响应优先级响应优先级 ABCD 降序排列降序排列 不可改变不可改变处理优先级处理优先级可改变（通过重新设置屏蔽字）可改变（通过重新设置屏蔽字）中断源中断源原屏蔽字原屏蔽字新屏蔽字新屏蔽字ABCD 1 1 1 10 1 1 10 0 1 10 0 0 1 1 1 1 10 1 0 00 1 1 00 1 1 1 现在现在 处理优先级处理优先级 ADCB 降序排列降序排列A不能被其不能被其他中断他中断B可以被可以被A、C、D中断中断C可以被可以被A、D中断中断D可以被可以被A中断中断(3)屏蔽技术可改变处理优先等级屏蔽技术可改变处理优先等级服务程序服务程序B处理完处理完C处理完处理完D处理完处理完A处理完处理完t主程序主程序A程序程序B程序程序C程序程序D程序程序A、B、C、D同时请求中断同时请求中断CPU 执行程序轨迹（原屏蔽字）执行程序轨迹（原屏蔽字）ABCD(3)屏蔽技术可改变处理优先等级屏蔽技术可改变处理优先等级(续续)(4)屏蔽技术的其他作用屏蔽技术的其他作用便于程序控制便于程序控制可以可以 人为地屏蔽人为地屏蔽 某个中断源的请求某个中断源的请求服务程序服务程序D处理完处理完C处理完处理完B处理完处理完A处理完处理完t主程序主程序A程序程序B程序程序C程序程序D程序程序A、B、C、D同时请求中断同时请求中断CPU 执行程序轨迹（新屏蔽字）执行程序轨迹（新屏蔽字）ADCB本来应该是本来应该是B本来应该是本来应该是Cn例例8.2：设某计算机有：设某计算机有4个中断源，其硬件排队个中断源，其硬件排队器按照器按照1-2-3-4降序排序，各中断服务程降序排序，各中断服务程序所对应的屏蔽字如表序所对应的屏蔽字如表8.9所示。所示。(1)给出上述给出上述4个中断源的中断处理次序个中断源的中断处理次序 (2)若若4个中断源同时有中断请求，画出个中断源同时有中断请求，画出CPU执执行程序的轨迹行程序的轨迹n解解：(1)4个中断源的处理次序为：个中断源的处理次序为：3-1-4-2 (2)如图如图8.37所示所示No.23-1-4-2C-A-D-BNo.4No.1No.33142本来应该是本来应该是1本来应该是本来应该是21-2-3-4 3-1-4-2A-B-C-D C-A-D-BThe EndThanks