数字电子技术基础课后答案-第四版(康华光编).doc

(完整版)数字电子技术基础课后答案_第四版(康华光编)
1.1。1 一数字信号的波形如图1.1。1所示，试问该波形所代表的二进制数是什么?

解：0101 1010
1.2.1 试按表1。2。1所列的数字集成电路的分类依据，指出下列器件属于何种集成度器件:(1） 微处理器；（2） IC计算器；(3) IC加法器；(4) 逻辑门；(5） 4兆位存储器IC。
解：(1） 微处理器属于超大规模；（2） IC计算器属于大规模；(3） IC加法器属于中规模;（4) 逻辑门属于小规模；（5） 4兆位存储器IC属于甚大规模.
1.3.1 将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码(要求转换误差不大于2-4）：
（1） 43 （2) 127 （3) 254。25 (4) 2。718
解：(1） 43D=101011B=53O=2BH； 43的BCD编码为0100 0011BCD。
（2） 127D=1111111B=177O=7FH； 127的BCD编码为0001 0010 0111BCD.
（3) 254。25D=11111110。01B=376.2O=FE。4H； 0010 0101 0100.0010 0101BCD.
（4) 2.718D=10。1011 0111B=2.56O=2。B7H； 0010.0111 0001 1000BCD。
1.3.3 将下列每一二进制数转换为十六进制码:
(1) 101001B （2) 11.01101B
解：（1） 101001B=29H （2) 11.01101B=3.68H
1.3.4 将下列十进制转换为十六进制数：
（1) 500D (2） 59D (3） 0。34D （4) 1002.45D
解：(1) 500D=1F4H (2) 59D=3BH （3） 0。34D=0。570AH （4） 1002.45D=3EA。7333H
1。3.5 将下列十六进制数转换为二进制数：
（1） 23F.45H (2） A040。51H
解:（1) 23F.45H=10 0011 1111.0100 0101B
（2） A040。51H=1010 0000 0100 0000。0101 0001B
1。3。6 将下列十六进制数转换为十进制数：
(1) 103.2H (2) A45D。0BCH
解：（1） 103.2H=259.125D （2） A45D。0BCH=41024。046D

2.4.3 解：(1） LSTTL驱动同类门

N=20
（2) LSTTL驱动基本TTL门

N=5
2.4.5 解:

2。6.3 解：

B=0时，传输门开通，L=A；
B=1时，传输门关闭，A相当于经过3个反相器到达输出L，L=
A B L
0 0 0
0 1 1
1 0 1
1 1 0
所以,
2.7。1 解：

，
，
，
,

2。7。2 解：

=A⊙B
2。9。11 解:

当没有车辆行驶时,道路的状态设为0,有车辆行驶时，道路的状态为1；通道允许行驶时的状态设为1，不允许行驶时的状态设为0。
设A表示通道A有无车辆的状态，B1、B2表示通道B1、B2有无车辆的情况，LA表示通道A的允许行驶状态，LB表示通道B的允许行驶状态.由此列出真值表。
A
B1
B2
LA
LB
0
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
×
×
1
0

3。1。2 用逻辑代数证明下列不等式
(a)
由交换律 ，得

（b)

（c）

3。1。3 用代数法化简下列等式
(a）

（b)

（c）

(d）

（e）

（f)

（g)

（h)

(i）

(j）
（k)
（l）
(m）

3。1。4 将下列各式转换成与 – 或形式
(a)
(1)当，时，真值为1.于是
AB=01，CD=00或CD=11时，真值为1;
AB=10，CD=00或CD=11时,真值为1.
则有四个最小项不为0，即、、、
（2）当，时，真值为1。
AB=00，CD=10或CD=01时，真值为1；
AB=11,CD=10或CD=01时,真值为1.
则有四个最小项不为0,即、、、

（b）

（c）

3.1。7 利用与非门实现下列函数
(a) L=AB+AC

（b)

（c）

3.2.2 用卡诺图法化简下列各式
(a)

（b）

（c)

(d）

(e)

(f)

（g）

（h)

3.3。4 试分析图题3.3。4所示逻辑电路的功能。

全加器
3.3。6 分析图题3。3.6所示逻辑电路的功能。

二位加法电路
3。4.3 试用2输入与非门和反相器设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1.

3。4.7 某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的功率的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。
A
B
C
X
Y
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1

4。1。1 解：

4.1.2 解:

4.2。3 解:

4。3.1 解：

4.3.5 解:

4.3。6 解：
（1)

(2) Y=A⊙B⊙C=

4.4.1 解：

4。5.1 解：

4.5.6 解：
（1） 半减器

（2） 全减器

5。1。1 分析图题5.1。1所示电路的功能，列出真值表.
S
R
Q
0
0
1
1
0
1
0
1
保持
0
1
不定

5。1。3 如图5。1。6所示的触发器的CP、R、S信号波形如图题5。1。3所示，画出Q和的波形,设初态Q=0。

5.1。6 由与或非门组成的同步RS触发器如图题5。1.6所示，试分析其工作原理并列出功能表.

5.2。2 设主从JK触发器的初始状态为0，CP、J、K信号如图题5。2。2所示，试画出触发器Q端的波形。

5。2。6 逻辑电路如图题5.2.6所示，已知CP和A的波形，画出触发器Q端的波形，设触发器的初始状态为0。
解：

5。2。11 D触发器逻辑符号如图题5。2.11所示,用适当的逻辑门，将D触发器转换成T触发器、RS触发器和JK触发器。
解：

6.1。1 已知一时序电路的状态表如表题6。1.1所示，试作出相应的状态图。

6.1.2 已知状态表如表题6.1.2所示，试作出相应的状态图.

6。1。3 已知状态图如图题6。1。3所示，试作出它的状态表。

6.1。5 图题6.1。5是某时序电路的状态转换图，设电路的初始状态为01，当序列X=100110时，求该电路输出Z的序列。

解:011010
6.1.6 已知某时序电路的状态表如表题6。1。6所示，试画出它的状态图。如果电路的初始状态在S2，输入信号依次是0101111，试求出其相应的输出。

1010101
6.2。3 试分析图题6.2.3所示时序电路，画出状态图.
解：(1) 写出各逻辑方程
输出方程
驱动方程
(2) 将驱动方程代入相应特性方程，求得各触发器的次态方程，也即时序电路的状态方程

(3） 画出状态表、状态图

6.2。4 分析图题6。2。4所示电路,写出它的驱动方程、状态方程，画出状态表和状态图。
解：(1) 写出各逻辑方程
输出方程
驱动方程

（2) 将驱动方程代入相应特性方程，求得各触发器的次态方程，也即时序电路的状态方程

（3) 画出状态表、状态图
6.3。3 试用正边沿JK触发器设计一同步时序电路，其状态转换图如图题6.3.3所示,要求电路最简。

解:(1） 画出状态表

(2) 列出真值表

（3) 写出逻辑表达式

7。1.1 在某计数器的输出端观察到如图7。1.1所示的波形，试确定该计数器的模。

解：模为6
7。1。3 试用负边沿D触发器组成4位二进制异步加计数器，画出逻辑图。

7。1.5 试分析图题7。1.5电路是几进制计数器，画出各触发器输出端的波形图。

解：五进制计数器

7.1.9 试分析图题7.1。9所示电路，画出它的状态图，说明它是几进制计数器.

解：十进制计数器。
7.1。11 试分析图题7.1。11所示电路，画出它的状态图,并说明它是几进制计数器。

解：11进制计数器。
7。1。15 试分析图题7.1.15所示电路，说明它是多少进制计数器，采用了何种进位方式。

解：4096.采用并行进位方式。
7。2.1 试画出图题7。2.1所示逻辑电路的输出(QA～QD）的波形，并分析该电路的逻辑功能.

解：S0=1表示右移操作,在这里是DSR→QA→QB→QC→QD。启动后，S1S0=11,处于置数状态，1110被置入寄存器中，然后每来一个脉冲，寄存器循环右移,寄存器中的序列依次是1110→1101→1011→0111。此时再来一个脉冲(即第四个脉冲)时,当QDQCQBQA瞬间变成1111，1110又被置入寄存器，回到起始状态，重又开始记数循环过程。所以它相当于一个四进制计数器的作用，也可以看作四分频电路.

7.2.2 试用两片74194构成8位双向移位寄存器。

8.1.2 一个有4096位的DRAM，如果存储矩阵为64×64结构形式，且每个存储单元刷新时间为400ns，则存储单元全部刷新一遍需要多长时间？
解：由于采用按行刷新形式，所以刷新时间为
400ns×64=25600ns=25。6ms
8.1.3 指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？
(1）64K×1 (2)256K×4
(3）1M×1 (4）128K×8
解： （1） 16, 1 (2) 18, 4
（3） 20， 1 （4) 17, 8
8.1.4 设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？
（1） 2K×1 （2) 16K×4 （3) 256K×32
解:（1） 7FF (2） 3FFF (3） 3FFFF
8。1。6 一个有1M×1位的DRAM，采用地址分时送入的方法,芯片应具有几根地址线?
解：10根
8.2.1 用一片128×8位的ROM实现各种码制之间的转换。要求用从全0地址开始的前16个地址单元实现8421BCD码到余3码的转换；接下来的16个地址单元实现余3码到8421BCD码的转换。试求:(1)列出ROM的地址与内容对应关系的真值表；(2）确定输入变量和输出变量与ROM地址线和数据线的对应关系；（3）简要说明将8421BCD码的0101转换成余3码和将余3码转换成8421BCD码的过程。
解：使用5位地址线A4A3A2A1A0，最高位用以控制前16单元和后16单元,后4位地址线用以表示输入变量。使用ROM的低4位数据线D3D2D1D0作为输出即可。

8。3.1 试分析图题8.3.1的逻辑电路，写出逻辑函数表达式。

解:
8。3.2 PAL16L8编程后的电路如图8.3。2所示，试写出X、Y和Z的逻辑函数表达式。
解:

8.3。4 试分析图题8。3.4所示电路,说明该电路的逻辑功能。
解：

00 01 10 11 二位二进制计数器。
8。3.5 对于图8.3。9所示的OLMC，试画出当AC0=1,AC1(n）=1，XOR（n）=1时的等效逻辑电路.

9.1.1 图示电路为CMOS或非门构成的多谐振荡器，图中。(1) 画出a、b、c各点的波形；(2）计算电路的振荡周期；(3） 当阈值电压由改变至时，电路的振荡频率如何变化?与图9。1.1电路相比,说明的作用.

解：（1)

(2）

(3)

(4） 增大输入电阻，提高振荡频率的稳定性。
9.2。1 微分型单稳电路如图所示。其中为3，,，，，试对应地画出、、、、、的波形，并求出输出脉冲宽度。

解:由于门G1开通时,正常时被钳在1.4V上,输出保持为稳态0。当负脉冲来临时，瞬间下到低电平，于是开始了暂稳过程。

9。2。3 由集成单稳态触发器74121组成的延时电路及输入波形如图题9.2.3所示。(1）计算输出脉宽的变化范围；(2)解释为什么使用电位器时要串接一个电阻。

9.4。3 由555定时器组成的脉冲宽度鉴别电路及输入vI波形如图题9.4.3所示。集成施密特电路的,，单稳的输出脉宽有的关系。对应vI画出电路中B、D、D、E各点波形，并说明D、E端输出负脉冲的作用.

D为0表示产生一个有效宽度脉冲；E为0可能出现复位现象。
10。1。1 10位倒T形电阻网络D/A转换器如图所示，当R=Rf时：（1)试求输出电压的取值范围；（2)若要求电路输入数字量为200H时输出电压VO=5V，试问VREF应取何值？

解：
(1）
(2）

10.1.3 n位权电阻D/A转换器如图所示。（1)试推导输出电压vO与输入数字量的关系式；(2）如n=8，VREF=-10V,当Rf=R时,如输入数码为20H，试求输出电压值.

解：(1）
（2)
10。1.4 图题10.1.4为一权电阻网络和梯形网络相结合的D/A转换电路。
（1) 试证明：当r=8R时，电路为8位的二进制码D/A转换器；
（2) 试证明：当r=4。8R时，该电路为2位的BCD码D/A转换器。

解:(1） r=8R，开关D=1，进行电流分配,否则没接VREF

对于左边权电阻网络,例如当开关D3=1，电流为
当开关D3=0时，电流为,合起来可写成

（2） k=4。8R

10.1。6 由AD7520组成双极性输出D/A转换器如图题10。1.6所示。
(1） 根据电路写出输出电压vO的表达式；
（2） 试问为实现2的补码,双极性输出电路应如何连接，电路中VB、RB、VREF和片内的R应满足什么关系？

解：（1）
（2） 将D9求反，RF=R，RB=2R,VB=—VREF
10。1。7 可编程电压放大器电路如图题10。1.7所示.
(1) 推导电路电压放大倍数的表达式;
(2） 当输入编码为001H和3FFH时，电压放大倍数分别为多少：
(3） 试问当输入编码为000H时，运放A1处于什么状态？

解:(1)

(2） 当NB=001H时，AV=1024；当NB=3FFH时，AV=1024/1023
(3） 当NB=000H时，A1处于饱和状态。
10。2。1 在图10.2.3所示并行比较型A/D转换器中，VREF=7V,试问电路的最小量化单位D等于多少？当vI=2。4V时输出数字量D2D1D0=？此时的量化误差e为多少?
解:最小量化单位D=14V/15。
5/15〈2.4V<7/15，故编码为011.e=7V/15
10.2。4 一计数型A/D转换器如图题10.2.4所示.试分析其工作原理。

解：(1) 首先CR脉冲将计数器清0.
(2） 控制端C低电平有效,同时封锁数字量的输出。然后计数器开始工作。开始时D/A转换器输出电压为e较小，故vC为高，计数器加计数。当计数器增加到一定数值后，vI〈，vC变为低电平,计数器停止工作。
(3） 控制端C置高,封锁计数器，同时将计数器的内容输出，即为A/D转换结果。
e的作用为输入电压必须大于给定值加最小量化单位的一半，方能进行加计数.这可以保证转换的精度不会超过e。
10.2。5 某双积分A/D转换器中，计数器为十进制计数器，其最大计数容量为（3000)D。已知计数时钟脉冲频率fCP=30kHz，积分器中R=100kW，C=1mF，输入电压vI的变化范围为0~5V。试求：(1) 第一次积分时间T1；(2） 求积分器的最大输出电压；(3) 当VREF=10V，第二次积分计数器计数值l=（1500)D时输入电压的平均值VI为多少？
解:（1)
(2）
（3) V