集成电路专业课程设计.doc

集成电路原理及应用课程设计报告

\\

题 目 DDS芯片AD9850原理及应用
授课教师
学生姓名
学 号
专 业
教学单位
完毕时间 7月1日

摘要：简介了美国A D公司采用先进直接数字频率合成 ( DDS )技术推出高集成度频率合成器 A D9 8 5 0工作原理、重要特点及其与 MCS51单片机接口， 并给出了接口电路图和某些源程序。同步给出了以AD9850为频率合成器，以AT89S52单片机为进程控制和任务调度核心来设计一种信号频率和幅度都能预置且频率稳定度高函数信号发生器设计办法．
引 言
随着“软件无线电”技术和数字技术飞速发展，用数字控制办法从一种参照频率源产生各种频率技术——直接数字合成器（Direct Digital Synthesizer。DDS）被广泛应用。详细体当前相对带宽宽、频率转换时间短、频率辨别率高、输出相位持续、可产生宽带正交信号及其她各种调制信号、可编程和全数字化、控制灵活以便等方面，并具备极高性价比。现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及当代化仪器仪表工业等领域。美国AD公司推出高集成度采用先进CMOS技术直接频率合成器AD9850是DDS技术典型产品之一。AD9850是高稳定度直接数字频率合成器件，内部 数据输入寄存器、可编程DDS系统、高性能数/模转换器（DAC）及高速比较器，能实现全数字编程控制频率合成器和时钟发生器，如接上精密时钟源，AD9850可产生一种频谱纯净、频率和相位都可编程控制正弦信号。AD9850中包括高速比较器，正弦波也可直接用作频率信号源，也可通过比较器转换成方波，作为时钟输出。本文重要简介了高集成度频率合成器 A D9 8 5 0工作原理、重要特点及其与 MCS51单片机接口及应用设计。
一． 特 性：
1） 最高125MHz时钟频率；
2） 片内集成高性能模数变换器（10位ADC）和高速比较器；
3） 具备良好动态性能：在40MHz输出时，DAC抑制寄生动态范畴 （SFDR）仍不不大于50dB；
4） 供电模式可选：+5v或+3.3v单电源供电；
5） 低功耗：+5v供电时功耗为380mW，+3.3v供电时功耗为155mW；
6） 体积小：28引脚SSOP表面封装；
7） 温度范畴较宽：工业级工作温度-40-80；
8） 掉电（Power-down）功能；
二． 应用 ：
1）频率/相敏捷正弦波合成；
2）时钟恢复电路和数字锁定通信；
3）数字控制ADC编码发生器；
4）敏捷本地振荡器应用；
三． 基本描述
ＡＤ９８５０是ＡＤ公司采用先进ＤＤＳ技术，推出高集成度DDS频率合成器，它内部涉及可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制频率合成器和时钟发生器。接上精密时钟源，ＡＤ９８５０可产生一种频谱纯净、频率和相位都可编程控制模仿正弦波输出。此正弦波可直接用作频率信号源或转换成方波用作时钟输出。ＡＤ９８５０接口控制简朴，可以用８位并行口或串行口直接输入频率、相位等控制数据。32位频率控制字，在125ＭＨｚ时钟下，输出频率辨别率达0.029Ｈｚ。先进ＣＭＯＳ工艺使ＡＤ９８５０不但性能指标一流，并且功耗少，在3.3Ｖ供电时，功耗仅为155ｍＷ。扩展工业级温度范畴为－４０～＋８５摄氏度，其封装是２８引脚SSOP表面封装。AD9851内部方框图（如图1）.
ＡＤ９８５０采用３２位相位累加器，截断成１４位，输入正弦查询表，查询表输出截断成１０位，输入到ＤＡＣ。ＤＡＣ输出两个互补模仿电流，接到滤波器上。调节ＤＡＣ满量程输出电流，需外接一种电阻Ｒｓｅｔ，其调节关系是Ｉset＝３２（1.248Ｖ／Rest），满量程电流为１０～２０ｍＡ。

图1 AD9850系统功能框图
四．AD9850引脚功能描述
　　AD9850是28脚SOP表面封装，体积小，易用于便携仪器。其引脚排列如图2所示，功能如下：
（1）D0-D7，控制字并行输入端，其 中 D7可作为串行输入；
（2）DGND，数字地；
（3）DVDD，为内部数字电路提供电源；
（4）WCLK，控制字装入时钟；
（5）FQUD，频率更新控制；
（6）CLK，输入时钟；
（7）AGND，模仿地；
（8）AVDD，为内部模仿电路提供电源， 可与数字电源共用；
（9）RSET，DAC外接电阻；
（10）QOUT，QB，内部比较器输出端；
（11）VINN，VINP，内部比较器输入端； 图2引脚排列图
（12）DACBL，内部DAC外接参照电压端，可空；
（13）IB，IOUT，DAC输出端；
（14）RES，复位端。
五．工作原理
ＡＤ９８５０是ＡＤ公司采用先进ＤＤＳ技术，高集成度ＤＤＳ频率合成器内部涉及可编程ＤＤＳ系统、高性能ＤＡＣ及高速比较器，能实现全数字编程控制频率合成器和时钟发生器. 接上精密时钟源，ＡＤ９８５０可产生一种频谱纯净、频率和相位都可编程控制模仿正弦波输出。此正弦波可直接用作频率信号源或转换成方波用作时钟输出。图3为AD9850构成框图。图3中虚线内是一种完整可编程DDS系统，外层虚线内包括了AD9850重要构成某些。

图3 AD9850构成框图
基本参数计算公式
由于相位累加器是N比特模2加法器，正弦查询表ROM中存储一种周期正弦波幅度量化数据，因此频率控制字M取最小值1时，每2N 个时钟周期输出一种周期正弦波。因此此时有
F0= fc／2N （5-2-1）
式中，F0为输出信号频率；fc为时钟频率；N为累加器位数。
更普通状况，频率控制字是M时，每2N／M个时钟周期输出一种周期正弦波。因此此时有
fo =M fc／2N （5-2-2）
式（5-2-2）为DDS系统最基本公式之一。由此可以得出
输出信号最小频率（辨别率）
F0min= fc／2N （5-2-3）
输出信号最大频率
Fomax =Mmax fc／2N （5-2-4）
DAC每信号周期输出至少点数
K=2N/ Mmax (5-2-5)
AD9850 输出频率表达式为 ：
Fout = k fc/2 (5-2-6)
式 中，k 为3 2 位二进制值 ，可写成 ：
K=A31231 + A30 230+…A1 21 + A020 (5-2-7)
其中A31，A30 ，… ，A1 ，A0对 应于3 2 位码值( 0 或1 ) 。变化频率控制字K即可变化输出频率 。

1. 相位累加器
AD9850内含可编程DDS系统和高速比较器．能实现全数字编程控制频率合成。可编程DDS系统核心是相位累加器，它由一种加法器和一种N位相位寄存器构成， N普通为 24 -32。每来一种外部参照时钟，相位寄存器便以步长 M递加。相位寄存器输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包括一种正弦波周期数字幅度信息，每一种地址相应正弦波中0o ～360o范畴一种相位点。查询表把输入地址相位信息映射成正弦波幅度信号，然后驱动DAC以输出模仿量 。
相位寄存器每过2N／M 个外部参照时钟后返回到初始状态一次 ，相应地正弦查询表每通过一种循环也回到初始位置，从而使整个D DS系统输出一种正弦波。 输出正弦波周期T0=Tc／M，频率fout =Mfc／2N ，T c 、fc分别为外部参照时钟周期和频率。
2．正弦查找表
AD9850采32位相位累加器将信号截断成14位输入到正弦查询表，输出信号是通过把相位信息转换成正弦函数值实现，因而，需要将相位信息映像成幅值，ROM LUT就用于完毕这个转换过程，转换办法是，把相位数字信息作为COS ROM LUT地址。虽然，NCO 累加器是32-bit，但其输出为12 bits，想通过使用完整232查找表实现最大辨别率是不现实，也是不必要。
查找表必要具备充分辨别率，保证由DAC量化误差产生输出波形中直流误差在控制范畴内，这就需要查找表比10位DAC多两位。 查询表输出再被截断成10位后输入到 DAC，DAC再输出两个互补电流。
3．数模转换器
查询表输出再被截断成10位后输入到 DAC，DAC再输出两个互补电流。DAC满量程输出电流通过一种外接电阻R调节， 调节关系为Iset =32( 1.248V／RSET)，R典型值是 3.9KΩ。将DAC输出经低通滤波后接到AD9850内部高速比较器上即可直接输出一种抖动很小方波。AD9850在接上精密时钟源和写入频率相位控制字之后就可产生一种频率和相位都可编程控制模仿正弦波输出，此正弦波可直接用作频率信号源或经内部高速比较器转换为方波输出。在125 MHz时钟下，32位频率控制字可使AD9850输出频率辨别率达0.0291H z ；并具备 5位相位控制位，并且容许相位按增量180o 、90o 、45o 22.5o、11.25o或 这些值组合进行调节。
4.构造原理图
AD9850重要由可编程DDS系统、高性能模数变换器（DAC）和高速比较器三某些构成，能实现全数字编程控制频率合成，并具备时钟产生功能，接上精密时钟源，ＡＤ9850可产生一种频谱纯净、频率和相位都可编程控制模仿正弦波输出。
图2.31 AD9850原理图

六． AD9850控制字与控制时序
A D9850有加位控制字，32位用于频率控制，5位用于相位控制，1位用于电源休眠 ( Powe r down)控制，2位用于选取工作方式。这40位控制字可通过并行方式或串行方式输入到A D9850，图4 是控制字并行输入控制时序图，在并行装入方式中，通过8位总线DO …D7将可数据输入到寄存器，在重复5次之后再在 F Q—UD上升沿把 40位数据从输入寄存器装入到频率／相位数据寄存器 ( 更新 DDS输出频率和相位)，同步把地址指针复位到第一种输入寄存器。 接着在w—C L K上升沿装入8位数据，并把指针指向下一种输入寄存器， 持续 5 个W —C L K上升沿后 ，W —C L K边沿就不再起作用，直到复位信号或F Q—UD上升沿把地址指针复位到第一种寄存器。在串行输入方式，W—C L K上升沿把25引脚一位数据串行移人，当移动 4 0位后，用一种 F Q— uD脉冲即可更新输出频率和相位。图5是相应控制字串行输入控制时序图。AD985复位(RESET) 信号为高电平有效，且脉冲宽度不不大于 5个参照时钟周期。A D9850参照时钟频率普通远高于单片机时钟频率，因而A D9850复位 (RESET)端可与单片机复位端直接相连。

图4 控制字并行输入时序图
表1

AD9850采用串行装载，串行装载数据构造由4 位控制／数据字构成，其排列如表 2所示。

图5 控制字串行输入时序图
值得一提是：用于选取工作方式两个控制位，无论并行还是串行最佳都写成 0 0 ，并行时 1 0 、O 1 和串行时 1 0 、O 1 、1 1 都是工厂测试用保存控制字，不慎使用也许导致难以预料后果。
七． 单片机与 AD9850接口
AD9850有两种与微机并行打印口相连评估版，并配有 windows下运营软件，可以作为应用参照，但运用单片机实现对 DDS控制与微机实现控制相比，具备编程控制简便、接口简朴、成本低，容易实现系统小型化等长处，因而普遍采用MC51单片机作为控制核心来向AD9850发送控制字.单片机与AD9850接口既可采用并行方式,也可采用串行方式，但为了充分发挥芯片高速性能应在单片机资源容许状况下尽量选取并行方式。
1. I／O方式并行接口
I／O 方式并行接口电路比较简朴，但占用单片机资源相对较多,图6是I／O方式并行接口电路图，AD9850数据线 DO ～D7与 P 1口相连 ，F Q-UD和WCLK分别与P3.0 ( 10引脚 )和 P3.1 ( 11引脚)相连,所有时序关系均可通过软件控制实现。将DDS控制字从高至低存储于30H至34 H中,发送控制字程序清单如下：

图6 I/O口并行接口电路图
MOv RO， #0 5 H
MOV R1 。 #3 0 H
DD： MOV P1 。 @R1
S ETB P3 ． 1
CLR P3 1
I NC R1
DJ NZ R0 ． DD
S ETB P3． O
CLR P3． O
END
在程序中,每将一字节数据送到Pl口后 ，必要将 P3.1( w-CLK) 置高。在其上升沿，AD9850接受与Pl口相连数据线上数据，然后将P3.1置低， 并准备下一字节发送，持续发送5个字节后，须将P3.0( F Q-UD)再次置高，以使AD9850依照刚输入控制字更改频率和相位输出，随后再置P3.0为低，准备下一组发送。单片机P3.0、P3.1引脚为串行口，当被占用时，W-CLK和F Q-UD引脚也可与其他I／O脚相连，这时需要修改相应发送程序。
2. 总线方式并行接口
总线方式并行接口占用单片机资源较少，在这种方式下，AD985仅作为一扩展芯片而占用外部RA M 一段地址，必要时也可以只占用一种地址。图7是总线方式并行接口电路原理图。

图7 总线方式并行方式接口电路原理图
同样将DD S控制字从高至低存储于 3 0 1 - I 至 3 4 H中，发送控制字程序清单如下：
MOV R0， #0 5 H
MOV R1 ， #3 0 H
MOV DPTR． #0 7 0 0 H
DD：MOV A。 @R1
MOVX ~DP TR， A
I NC R1
DJ NZ RO ， DD
MOVX A， ~DPTR
END
AD985W-CLK和FQ—UD信号都是上升沿有效,用 M0VX@DP TRA指令向AD985 0传送控制字时，由74F138将高八位地址低三位译码，其输出经反相并与反相后信号相与得到一上升沿送至AD9850 W-CLK脚，此时已送到总线.
八．应用
以AD9850为频率合成器，采用DDS 作为信号发生核心器件以AT89C52单片机为进程控制和任务调度核心设计全数控函数信号发生器，依照输出信号波形类型可设立 、输出信号幅度和频率可数控、输出频率宽等规定 ,选用了美 国A／D公司AD9850芯片并通过单片机程序控制和解决AD985032位频率控制字，再经放大后加至以数字电位器为核心数字衰减网络.从而实现了信号幅度、频率、类型以及输出等选项全数字控制。本系统重要由单片机 、D D S 直接频率信号合成器、数字衰减电路 、真有效值转换模块、A／D转换模块、数字积分选取电路等某些构成。该函数信号发生器构造如图8 所示。

图8全数控函数信号发生器构造框图
2. DDS 信号产生电路
该方案选用美国A／D公司A D9850芯片．并采用单片机为核心控制器件来对DDS输送 频率控制字 ，从而DDS 输 出相应频率和类型信号，其D D S 信号产生电路如图9所示。单片机与A D9850接口既可采用并行方式也可采用串行方式。为了充分发挥芯片高速性能和节约单片机资源 ．本设计选取并行方式将 AT89852P0口经74HC373锁存器扩展后接至DDS并行输入控制端fDO～D7)。AD9850Jq " 接
120MHz有源晶振。产生正弦信号经低通滤波器 fIJPF )去掉高频谐波后即可得到波形良好模仿信号。这样．将D／A转换器输出信号经低通滤波后 接 到AD9850内部高速比较器上 ，即可直接输 出一种抖动很小方波 。再将方波信号加至积分电路 ，即可得到三角波信号。此外 ，也可通过键盘编辑任意波形输出信号。
图9 DDS信号产生电路
3. 主程序
主程序可控制整个系统 ，涉及控制系统初始化、显示、运算、键盘扫描、频率控制、幅度控制等初始化可将系统设定为默认工作状态，然后通过扫描键盘来判断与否有按键按下以拟定顾客要执行任务，同步通过判断23H.4、20H.1、20H.0各功能标志位来拟定应完毕功能.当23H.4=1时．计算频率值系统工作在频率计方式下：当23H.1=1 时检测峰峰值系统将检测输出信号 峰峰值:而 当20H.0=1时则更新LCD显示内容 ．当执行完后返 回键盘扫描程序并 以此循环.各功能标志位均由键盘、峰峰值检测和定期程序等控制从而实现各种功能.子程序其主程序流程如图10 所示。

图10 主程序流程图

九． 结论
通过对高集成度频率合成器AD985工作原理、重要特点及其与 MCS5单片机接口学习与理解，结识到了DDS系统在数字解决器控制下可以精准而迅速地解决频率和相位明显特点及相称好频率和相位辨别率（频率可控范畴达μHz级，相位控制不大于0.09°）,可以进行迅速信号变换（输出DAC转换速率300百万次/秒）固有特性。通过以AD9850为频率合成器，以AT89S52单片机为进程控制和任务调度核心来设计一种信号频率和幅度都能预置且频率稳定度高函数信号发生器设计。发现可编程信号发生器可用于当代科研、通信系统、教学实验以及各种电子测量 技术等需要高精度、频率可变信号源场合，有比较辽阔发展前景。
心得体会：通过本次课程设计，学习并掌握了DDS及AD9850有关知识，并且体会到自身能力局限性及对所学知识不能纯熟应用，对知识掌握不够纯熟。通过本次设计，感悟到知识纯熟掌握及活学活用重要性，及严谨度，收获颇多。
参照文献：
[1] 谭博学 苗汇静主编. 集成电路原理及应用（第二版）电子工业出版社。
[2] 石雄．DDS芯片A D9850工作原理及其与单片机接口[ J ] ． 国外电子元器件。
[3] Analog Devices Inc. CMOS 125MHz Complete DDS Synthesizer AD9850[S].
[4]白驹衍 雷晓平. 单片计算机及其应用 . 电子科技大学出版社。
[5]张素文. 高频电子线路（第五版） 高等教诲出版社。