数电课程设计--电子钟.doc

个人收集整理 勿做商业用途
数字电子技术课程设计报告
1.设计题目：多功能数字时钟的电路设计
2。设计目的：
数字时钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路等。数字钟钟表的数字化在提高报时精度的同时,也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。并且与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路。通过它可以在实践中进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
3.设计任务与要求
（1） 设计指标
时钟显示功能，能够以十进制显示“时”、“分"、“秒”。具有校准时、分的功能.整点自动报时,在整点时，便自动发出鸣叫声,时长1s。
选做:
闹钟功能，可按设定的时间闹时。
日历显示功能。将时间的显示增加“年”、“月"、“日”.
（2） 设计要求
画出电路原理图（或仿真电路图）；
元器件及参数选择;
（3） 制作要求：
自行装配和调试，并能发现问题和解决问题
（4） 编写设计报告
写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

4。数字钟的基本原理及电路设计
4.1数字钟的构成
数字钟实际上是一个对标准频率(1HZ）进行计数的计数电路。一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数,计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。数字钟的整机逻辑框图如下：
译

码

显

示

电

路
时计数器
分计数器
秒计数器
校时电路
报时电路
多级分频器
振
荡
器

图 1数字钟整机逻辑图
4.2单元电路原理与设计
1) 振荡电路
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号,再由分频器分成秒时间脉冲.用反相器与石英晶体构成的振荡电路如图3所示。利用两个非门G1和G2自我反馈，使它们工作在线形状态，然后利用石英晶体Z1来控制振荡频率。振荡器振荡频率的精度与稳定度基本上决定数字钟的准确度，晶振频率越高，计时准确度越高。此次使用的石英晶振频率是32768 Hz时，则振荡器输出频率为32768 Hz。

图3 石英晶体振荡电路
2) 分频电路
时间标准信号的频率很高，要得到秒脉冲，需要分频电路。在数字时钟中，通常由晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。此次电路中，分频器由芯片CD4060 14和芯片CD451构成。
CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时,计数器清零且振荡器使用无效.所有的计数器位均为主从触发器。在CP1（和CP0）的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制.其引脚图如图4.

图4  CD4060引脚功能图
芯片CD4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。并采用并行进位方式,只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时,每输入一个时钟脉冲,计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次;当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态(“0”态）开始计数，每输入10个时钟脉冲,计数单元便自动恢复到“0”态.其引脚图如图.
3) 秒脉冲发生电路
由电路1和电路2组合而成。脉冲发生器,是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量。此次脉冲发生电路是由振荡器32768 Hz晶振和分频器CD4060、CD4518组成。通过将32768 Hz的频率15次二分频后可获得1Hz的脉冲输出。脉冲发生电路的电路图如图6.

图6 CD4060秒脉冲发生器电路
脉冲发生电路仿真电路图：

4) 计数器
整个计数器电路由秒计数器、分计数器、时计数器串接而成。秒计数器和分计数器相似，各由一个十进制计数器和一个六进制计数器串接组成，形成两个六十进制计数器。时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。
此次电路设计中均主要用芯片74LS161四位二进制同步计数器来实现时分秒计数器.
74LS161功能表：

74LS161时序图：

秒和分计数器的个位部分为逢十进一,十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。个位部分的设计:利用4 位二进制同步计数器74LS161设计10进制计数器显示秒的个位 。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能.利用74LS161和74LS09设计6进制计数器显示秒的十位 ,当十位计数器由0增加到5时利用74LS00与门产生一个高电平接到个位、十位的74LS161的清零端，同时产生一个脉冲给分的个位。
秒计数器仿真电路：

时计数电路，来自分计数电路的进位脉冲使时的个位加，个位计数器由0增加到9是产生进位，连在十位计数器脉冲输入端CP，当十位计到2且个位计到3时经过74LS00与非门和74LS09与门产生一个清零信号，将所有74LS161清零。
时计数器仿真电路:

5) 译码器
此次电路设计中,译码器由六片74LS48七段译码驱动器组成。计数器实现了对时间的累计并以8421BCD码的形式输送到74LS48芯片,通过74LS48驱动器把BCD码转变为十进制数码送到数码管中显示出来。
一片74LS48驱动一只数码，74LS48是集电极开路输出，为了限制数码管的导通电流，在74LS48的输出与数码管的输入端之间均应串有4.7K限流电阻.其引脚图如图所示。
图 74LS48引脚图
74LS48功能表：

6) 显示器
本系统用七段发光数码管来显示译码器输出的数字，发光数码管有两种:共阳极或共阴极。74LS48驱动器是高电平输出，采用共阴极数码管。
显示译码仿真电路:

7) 校时电路
刚接通电源或走时不准时，都需要进行时间校准。实现校时电路的按键一般需要消除抖动，消除抖动的方法有很多，可以通过数字电路构成的单稳态触发器实现，也可以简单的通过电容滤波电路实现。还可以通过D触发器实现。
数字钟应具有分校正和时校正功能。因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。这里利用轻触开关来实现校时功能，轻触开关的一端接低电平，另一端接时或分的个位74LS161的CLK,当按下轻触开关时,时或分的个位就会加1，这样就能实现校时功能端。同时改变旁路电容的大小,可以改变电压变化的时间，从而实现按一下跳变一的功能，也可以外加SR触发器来使电路更精准。

8) 报时电路
采用了74LS22N四与非门，74LS02或非门和蜂鸣器组成.由秒和分的个位，十位上分别引出一个信号，秒的59和分的59，刚好把74LS22N的全部脚都用上，再由两个输出位接到74LS02或非门上，最终于蜂鸣器接上。
4。3整体电路框图：

本次数字时钟设计的电路原理图如图所示：

4.4原件清单：
本次设计所使用的原件：
元件
型号
数量
芯片
CD4060
1
CD4518
1
74LS161
6
74LS48
6
74Ls09
2
74LS00
4
74LS02
1
74LS22
1
七段共阴数码管

6
跳针

若干
跳线

若干
蜂鸣器

1
32768HZ晶振

1
金属膜电阻
10KΩ
2
金属膜电阻
100Ω
6
金属膜电阻
100KΩ
2
陶瓷电容
22
2
陶瓷电容
332
7
开关

2
锡线

若干

5.电路和程序调试过程与结果
5.1电路焊接及电路试调：
1) 在焊接前，先对电路板进行初步布局，整理好焊接的线路,尽量简洁，而且不使用跳线.
2) 在焊接原件时，注意集成芯片和元件的脚位,避免错位。分清二极管和电容正负极，“悬空端”、“清零端"、“置1端”要正确处理。并注意不能把电烙铁停留太久，以防烧坏原件,特别在焊接芯片的时候.
3) 将整个电路分为数个模块，按脉冲发生电路--秒、分、时计数器和显示电路——校时电路—-整点报时电路的顺序焊接。每焊接完一个模块完后，将电路接入5V电压，检查电路是否能正常工作，以便排查电路的错误。
4) 焊接完后，要用万用表检查电路，检测是否出现短路，断路的情况，同时检查点解电容是否的正负极是否接错，发现问题的及时改正。
5) 通电试验，测试时钟各模块是否能正常工作；并进行长时间的通电测试，观察电子钟是否正常准确地工作。
5。2设计中所出现的问题:
1) 与门和与非门动态参数延时时间的差别。因为与门和与非门的延时时间不一致，与非门是用于74LS161的清零，而与门是用于数字钟的进位。与非门的反应时间比与门快,所以一开始时,出现了电路完整，74LS1616能清零，却不能进位的现象。
解决方法：在使用与非门时，让与非门和一个几十到几百皮的电容并联，电容另一端接地.利用电容充电的时间能改变电平变化的时间,从而延长与非门的反应时间，但这样会使电平的波形变形。
2) PCB板制作的失败.在一开始设计好电路，仿真好的时候，我们是打算制作PCB的，这样能减少人为的错误，同时能减少短路断路的现象，方便焊接，为数字钟提供一个良好电路。但由于对光感制版步骤不熟，对曝光时间,曝光强区的控制不当，制作的PCB板太大,而且还是双面，导致了制版多次失败。
3) 局部电路短路.在焊接完后，曾出现一段时间分不跳动，不显示的情况，在多方面检查后，才发现是在报时用的74ls22n四与非门上短路了，导致分的不显和不跳动.
4) 校时电路的不准确性。一开始电路设计时,没有考虑到轻触式开关会有抖动的现象，所以没有加RS锁存器，导致后期电路按一下开光，电路会跳动几下，不能达到按一下跳一下的准确性。
解决方法：改变了开关傍的电容，改变电容充电的时间，让电路促于按一下跳一下的情况，但还是不太精准，要扶着板的情况下，才能基本准确.
5.3误差：
经测试，电子时钟运行24小时后,将会有4分30秒的误差。
误差的来源主要有系统误差(固有误差）和偶然误差（随机误差）。而产生系统误差的原因有:仪器本身的缺陷、理论公式和测量方法的近似性、环境的改变和个人存在的不良测量习惯等。系统误差来源有工具误差、装置误差、人身误差、外界误差、方法误差等。偶然误差主要是某种未知的偶然因素对实验者、仪器、被测物理量的影响而产生的.
经过思考，造成误差的因素可能有以下几项：
1) 主要的误差存在于脉冲发生电路，环境对晶振的影响。
2) 器件、焊接之间接触不良，导致线路电阻增大分压。
3) 在焊接过程中,高温损害了元件。
4) 所选器件精度不高，实际值与额定值不相称.
5) 输入电压未达到标准值，过大或者过小的电压都会造成幅度和频率的改变.

6。总结
这次课程设计所制作的数字时钟，我们是通过一系列数字集成芯片来实现“时"、“分”、“秒”的计数功能,同时具备校时和整点报时的作用。
但由于工艺和设计电路问题，例如计数芯片只单一运用了74LS161，或非门74LS02只用了一个，还运用的大量的跳线等，都影响到数字钟的运行，使其与预想成果有稍微出入，存在部分误差。将来会继续改进，使各参数更合适，使搭配更加合理。
7。体会心得

主要参考书目:
1、阎石，《数字电子技术基础》
2、康华光，《电子技术基础》数字部分
附录：
实物相片：

数电课程设计实物图