第13章触发器及时序逻辑电路习题汇总.doc
《第13章触发器及时序逻辑电路习题汇总.doc》由会员分享,可在线阅读,更多相关《第13章触发器及时序逻辑电路习题汇总.doc(24页珍藏版)》请在咨信网上搜索。
1、第13章 触发器和时序逻辑电路 第十三章 触发器和时序逻辑电路13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。时序逻辑电路的特点是:其输出不仅仅取决于电路的当前输入,而且还与电路的原来状态有关。1 双稳态触发器双稳态触发器的特点:1).有两个互补的输出端 Q 和。 2)有两个稳定状态。“1”状态和“0” 状态。通常将 Q = 1和 = 0 称为“1”状态,而把Q = 0和 = 1称为“0” 状态。3)当输入信号不发生变化时,触发器状态稳定不变。4)在一定输入信号作用下,触发器可以从一个稳定状态转移到另一个稳定状态。按其逻辑功能,触发器可分为:RS触发器,JK触发器、D
2、触发器、T触发器和T触发器。各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1:表13.1.1钟控制触发器的逻辑符号和逻辑功名称逻辑符号次态方程RS触发器0(约束方程)JK触发器D触发器T触发器T 触发器把一种已有的触发器通过加入转换逻辑电路,可以转换成为另一种功能的触发器。2同步时序逻辑电路的分析同步时序逻辑电路的分析步骤如下:1由给定的逻辑电路图写出下列各逻辑方程式: (1)各触发器的特性方程。 (2)各触发器的驱动方程。 (3)时序电路的输出方程。2将驱动方程代入相应触发器的特性方程,求得电路的状态方程(或次态方程)。3根据状态方程和输出方程,列出该时序电路的状态表,画出状态转换图或时
3、序图。4根据电路的状态转换图说明该时序逻辑电路的逻辑功能。3典型的时序逻辑电路在数字系统中,最典型的时序逻辑电路是寄存器和计数器。1)寄存器寄存器是用来存储数据或运算结果的一种常用逻辑部件。寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。按功能分,寄存器分为数码寄存器和移位寄存器。移位寄存器是既能寄存数码,又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。通常有左移寄存器、右移寄存器、双向移位寄存器和循环移位寄存器。移位寄存器可实现数据的串行、并行转换,数据的运算和数据的处理等。2)计数器计数器是一种对输入脉冲数目进行计数的时序逻辑电路,被计数的脉冲信号称为计数脉冲。
4、计数器除计数外,还可以实现定时、分频等,在计算机及数字系统中应用极广。计数器种类很多,通常有如下不同的分类方法。(1)按逻辑功能可分为加法计数器、减法计数器和可逆计数器。(2)按计数进制可分为二进制计数器、十进制计数器和任意进制计数器等。(3)按工作方式可分为同步计数器和异步计数器。集成电路74161型四位同步二进制计数器图13.1.1为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号,其中是异步(a) 外引线排列图 (b) 逻辑符号图13.1.1 74161型四位同步二进制计数器清零端,是预置数控制端,是预置数据输入端,EP和ET是计数控制端,Q3Q2Q1Q0是计数输出端,R
5、CO是进位输出端。74161型四位同步二进制计数器具有以下功能: 异步清零。0时,计数器输出被直接清零,与其他输入端的状态无关。 同步并行预置数。在1条件下,当0且有时钟脉冲CP的上升沿作用时,、输入端的数据、将分别被、所接收。 保持。在1条件下,当0,不管有无CP脉冲作用,计数器都将保持原有状态不变。需要说明的是,当0,1时,进位输出RCO也保持不变;而当0时,不管EP状态如何,进位输出RCO=0。 计数。当1,且有时钟脉冲CP的上升沿作用时,74161处于计数状态。集成电路74LS290异步十进制计数器。其外引线排列图如图13.1.2所示。它由一个一位二进制计数器和一个异步五进制计数器组成
6、。如果计数脉冲由端输入,输出由端引出,即得二进制计数器;如果计数脉冲由端输入,输出由引出,即是五进制计数器;如果将与相连,计数脉冲由输入,输出由引出,即得8421码十进制计数器。因此,又称此电路为二-五-十进制计数器。当复位输入1,且置位输入0时,74LS290的输出被直接清零;只要置位输入1,则74LS290的输出将被直接置9,即1001;只有同时满足0和0时,才能在计数脉冲(下降沿)作用下实现二-五-十进制加法计数。图13.1.2 74LS290异步十进制计数器4通用集成定时器555通用集成定时器555是一种将模拟电路和数字逻辑电路巧妙地组合在一起的中规模集成电路。通用集成定时器的内部逻辑
7、电路图如图13.3.3所示,它由三个电阻值为5 k的电阻组成的分压器、两个比较器和 、基本RS触发器、输出级和放电管等五部分组成。图13.3.3 555集成定时器的内部逻辑电路图555定时器功能如表13.1.2所示。表13.1.2 555定时器功能表输 入输 出复位输出晶体管T00导通10导通11截止1保持保持555定时器外加少量的阻容元件就可以组成性能稳定而精确的多谐振荡器、单稳电路、施密特触发器等,应用十分广泛。132典型题解例1:画出与非门构成的基本 RS 触发器的波形,的波形如图13.2.1所示。图13.2.1基本 RS 触发器波形,的波形解: 画出与非门构成的基本 RS 触发器的波形
8、,如图13.2.2所示。图13.2.2 例1的波形图例2 如图13.2.3所示,运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。 图13.2.3例2的图解: 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出的电路如图13.2.4所示。图13.2.4 例2的电路图和波形图例3:画出如图13.2.5所示的输入信号下,钟控 RS 触发器的输出波形(设Q的初始态为“0”态)13.2.5 例3的输入波形图解: CP高电平时触发器状态由R、S确定。钟控 RS 触发器的输出波形如图13.2.6所示。13.2.6 例3的钟控 RS 触发器的输出波形图例4设下降沿触发的JK触发器时钟脉冲和J、K信号的
9、波形,如图13.2.7所示试画出输出端Q的波形。设触发器的初始状态为0。13.2.7 例4的输入波形图解: 输出端Q的波形如图13.2.8所示。13.2.8 例4的触发器的输出波形图例5分析图13.2.9所示的同步时序逻辑电路的功能。图13.2.9例5的逻辑电路图解:该电路的存储电路由J-K触发器构成,组合电路由门电路构成,属于Mealy型时序逻辑电路。分析过程如下:1写出时序电路的各逻辑方程式(1)这是一个同步时序电路,故时钟方程可以不写(2)时序电路的驱动方程 (3)时序电路的输出方程。2将驱动方程代入J-K触发器特性方程,得到状态方程 3列出该时序电路的状态表,画出状态转换图和时序图状态
10、表的列法是:先填入现态Q2n Q1n以及输入X的的所有取值组合,然后将每一种取值组合值分别代入输出方程及状态方程,求出相应的输出值Z和次态值Q2n+1、Q1n+1。由此可得到状态表如表13.2.1所示。根据状态表可以画出状态图如图13.2.10所示,电路的工作波形如图13.2.11示。 表13.2.1 例5的状态表现态Q2n Q1n次态Q2n+1Q1n+1/输出Z X=0X=10001/011/10110/000/01011/001/0X/Z1/00/00/00/01/01/00/11/11100/110/0 00 01 11 10 图13.2.10 例5的状态图CPXQ2Q1Z 图13.2.
11、11 例5电路的工作波形4电路的逻辑功能分析由状态图可知,例5中的逻辑电路是一个二进制可逆计数器。输入X为低电平(X=0)时,计数器将由初态00开始加计数。每来一个计数脉冲,计数器加1,依次为00011011。当计数器累加4个脉冲后,其状态由11变为00,并产生一个进位脉冲(Z=1)。当输入为高电平(X=1)时,计数器将由初态11开始减计数。每来一个脉冲,计数器减1,依次为11100100。当计数器累减4个脉冲后,其状态由00变为11,产生一个借位脉冲(Z=1)。这样,我们把输入X称为加减控制信号,CP称为计数脉冲,于是Z就是进位(X=0时)或者借位(X=1)信号。因此,图13.2.9是一个在
12、X控制下的对CP脉冲既能加计数又能减计数的模4可逆计数器。图13.2.11中,画出了减计数情况下电路的工作波形。例6 用74LVC161构成九进制加计数器。 解:九进制计数器应有9个状态,而74 LVC 161在计数过程中有16个状态。如果设法跳过多余的7个状态,则可实现模9计数器。(1) 反馈清零法用74LVC161构成九进制加计数器如图13.2.12所示。图13.2.12 例6电路图各状态图 (2) 反馈置数法一用74LVC161构成九进制加计数器如图13.2.13所示。图13.2.13 例6电路图反馈置数法二用74LVC161构成九进制加计数器如图13.2.14所示。图13.2.14 例
13、6电路图例7 图13.2.15所示为用555定时器组成的液位监控电路,当液面低于正常值时,监控器发声报警。图13.2.15 液位监控电路 说明监控报警的原理。 计算扬声器发声的频率。解: 图13.2.15所示电路是由555定时器组成的多谐振荡器,其振荡频率由R1、R2和C的值决定。电容两端引出两个探测电极插入液体内。液位正常时,探测电极被液体短路,振荡器不振荡,扬声器不发声。当液面下降到探测电极以下时,探测电极开路,电源通过R1、R2给C充电,当升至时,振荡器开始振荡,振荡器发声报警。 扬声器的发声频率,即为多谐振荡器的频率。HZ13.4 习 题 1313.4.1填空题1JK触发器和D触发器的
14、特性方程分别为, 。2时序逻辑电路按其状态改变是否受同一定时信号控制,可将其分为_同步时序逻辑电路_和_异步时序逻辑电路_两种类型。3触发器的特性方程是; 触发器的特性方程是。4时序逻辑电路是由_组合逻辑电路_和具有记忆作用的_触发器 构成。5全面描述一个时序电路的功能,必须使用3个方程式,它们是 触发器的驱动方程 、触发器的特性方程 和 时序电路的输出方程 。6某时序电路如图13.4.1所示,若在输出端得到100KHZ的矩形波,则该电路时钟脉冲CP的频率是 25KHZ 。图13.4.17某时序电路设计过程中的最简状态图中的状态数为10个,设计该电路至少需要用 4 个触发器。8若一单稳态触发器
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 13 触发器 时序 逻辑电路 习题 汇总
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【精****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【精****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。