数字电路课程设计-数字电子钟.doc

数字电路课程设计-数字电子钟

———————————————————————————————— 作者：
———————————————————————————————— 日期：

2

个人收集整理 勿做商业用途

辽 宁 工 业 大 学

数字电子技术基础 课程设计（论文)

题目： 数字电子钟

院（系）: 电子与信息工程学院
专业班级： 电子092
学 号： 090404031
学生姓名: 罗哲
指导教师： 关维国 (签字）
起止时间： 2011。12。12-2011。12.23

课程设计（论文)任务及评语
院（系）：电子与信息工程学院 教研室：电子信息工程
学号
090404031
学生姓名
罗哲
专业班级
电子092
课程设计题目
数字电子钟
课程设计（论文）任务
设计参数：
（1)能直接显示时、分、秒十进制数字
（2)具有校时功能。
（3）具有整点报时功能。
（4）采用中、小规模数字集成电路实现。
(5)利用EWB进行计算机仿真。
设计要求：
1 。分析设计要求，明确性能指标.必须仔细分析课题要求、性能、指标及应用环境等，广开思路,构思出各种总体方案，绘制结构框图.
2 。确定合理的总体方案.对各种方案进行比较，以电路的先进性、结构的繁简、成本的高低及制作的难易等方面作综合比较，并考虑器件的来源,敲定可行方案。
3 .设计各单元电路。总体方案化整为零，分解成若干子系统或单元电路，逐个设计。
4.组成系统。在一定幅面的图纸上合理布局,通常是按信号的流向,采用左进右出的规律摆放各电路，并标出必要的说明。
进度计划
1、布置任务,查阅资料,理解掌握数字电子钟的设计要求.（1天）
2、确定数字电子钟技术指标,设计方案框图.（2天）
3、设计各中间级电路的电路图.（2天）
4、绘制整体电路图，确定其工作原理.(2天）
5、对系统进行仿真,完成整体电路图并性能分析.（2天）
6、撰写、打印设计说明书(1天）
指导教师评语及成绩

平时： 论文质量: 答辩：
学生签字：
总成绩: 指导教师签字:

年 月 日

摘要

实现电子钟的方法有很多,如用单片机或纯数字电路实现。本文主要讲述电子钟的纯数字电路设计,即不包含软件部分。而单纯的硬件电路对于初学者掌握最基本的电学原理是有着重要作用的。
本文主要包含脉冲发生电路设计、计数器设计和控制电路设计三部分。产生脉冲的方式本文将介绍三种，这三种方法各有千秋，有的易于实现，有的稳定性能很好。脉冲发生在这个设计中主要有两个作用，一个是作为时基信号，另一个是在整点报时的时候驱动扬声器发生。在计数器部分，本文采用了异步计数的方式，并阐述了不使用同步法计数的主要原因。实现数字电子钟需要使用六片4位二级制计数器分别组成十进制,六进制，和二十四进制的计数器。数字电子钟的校对功能同样重要，本文给出了通过手动开关和数字(电路）控制开关来实现校对功能的方法。即对计数器而言,既可以通过改变时钟信号来校准，也可以通过读取预置数来校准。本文也包含了显示电路单元的设计，以及实物的制作等内容.
本文最终的实现方案可行性将在第五章中详加叙述。同时将说明在设计方面存在的不足以及改进的方法。

- 5 -

目录

第1章 绪论 1
第2章 脉冲发生电路的设计 2
2.1 方案一：555定时器外接RC元件构成多谐振荡电路 2
2.2 方案二:用CD4060外接晶振的振荡电路 2
2.3 方案三：用双三极管组成的振荡电路 3
第3章 计数器设计 5
3。1 异步电路实现方法 5
3。2 同步电路实现方法 7
第4章 控制电路设计 9
4。1 校准功能的实现 9
4.2 LED显示电路 10
4。3 整点报时功能的实现 11
第5章 实际电路的制作和调试 12
5.1 秒脉冲和分脉冲模块 12
5。2 时、分计数及显示模块 13
5.3 电源和扬声器模块 13
第6章 课程设计总结 14
参考文献 15
附录1 整体电路图 16
附录2 器件清单 17

16

第1章 绪论
实现电子钟的方法有很多，如用单片机或纯数字电路实现。本文主要讲述电子钟的纯数字电路设计，即不包含软件部分。虽然在软件与硬件的界限逐渐不甚清晰的今天，纯硬件电路的应用已愈来愈少，但单纯的硬件电路对于初学者掌握最基本的电学原理仍有重要作用.也可以说，搞好硬件电路的设计与开发，是软件编程的基础.
本文主要分三部分来阐述数字电子钟的设计.即时钟发生器的设计,计数器设计和控制电路的设计。
其中，时钟发生器的原理较为简单，本文介绍了三种实现方法，分别是“555定时器外接RC元件构成多谐振荡电路”、“用CD4060外接晶振的振荡电路"、“用双三极管组成的振荡电路”。后者较为复杂。主要体现在各片计数器之间的关系上。由于同步法实现起来有诸多问题，所以第三章本文将主要介绍异步的实现方法。第四章的控制电路的设计主要通过74161芯片读取预置数的功能来实现。
设计数字电子钟，计数器是核心环节，主要通过计数器芯片和与非门电路等互相搭配来实现。第三章和第四章的介绍仅限于理论的分析，对其实际操作的环节将在第五章中着重介绍。其重点在于是同步控制还是异步控制，是利用读数清零，还是令其强制清零.同时,由于可以实现的计数器有很多.但不同的芯片其功能有不尽形同，在设计的时候，要求设计者要能区分这其中细微的差别。

第2章 脉冲发生电路的设计
2.1 方案一：555定时器外接RC元件构成多谐振荡电路
555定时器是一种常见的时钟发生电路。它具有电路结构简单,使用的外围元件少等特点.
由555定时器构成的多谐振荡器由电阻R1、R2，电容C以及旁路电容Cp等组成。其输出频率：

当f=1Hz时，若选C为1μF的电解电容，取ln2=0.69,得R1+2R2=1449。275kΩ。令R1=1MΩ，R2=449.275kΩ。若R2用220k+220k+6.8k+10k//3.3k的形式替换，可得到周期为1。00000403s的脉冲。
图2—1 555多谐振荡电路

2.2 方案二：用CD4060外接晶振的振荡电路
本电路主要由14位二进制串行计数器CD4060和JK触发器CD4027组成.
14位二进制计数器CD4060内部含有一个由非门电路组成的振荡器，在CD4060的10、11脚之间接上一个32.768kHz的晶体,就可以构成一个振荡器，其输出脉冲经过施密特整形电路整形后送入内部进行计数、分频，经214=16384分频，在输出端可得到2Hz(）的标准信号.再经一级CD4027组成的2分频电路分频，即可得到秒脉冲信号。
图2-2 用晶振产生恒定脉冲电路

电路中C2为微调电容，用来调整晶振的振荡频率.
2.3 方案三：用双三极管组成的振荡电路
电路原理图如下图所示，其中Q1与C1为一组，Q2与C2为一组.当前者充电时，当前者充电时，Q1截止，Q1集电极输出高电平（此时Q2处于导通状态）；当C1负极电压上升至Q1的导通电压后，Q1导通，Q1集电极输出低电平,同时C2负极瞬间失电，Q2截止。C2负极在开始充电，直到Q2再次导通。
此电路的周期的理论值为

图2—3 双三极管组成的振荡电路

图2—4 双三极管组成的振荡电路波形图
图2—4对电路进行了仿真测试。蓝色波形为Q2集电极波形，黑色为C1电容器的负极波形.有图中可看出,C1从负电压开始充电，当到达Q1导通电压时(Q1导通电压约为0.7V)，Q2集电极输出高电平。
图2-5 上升延迟时间
此电路原理较为简单，但起振的条件受RC值的影响较大。如当R1和R4小于1KΩ时电路即不可振荡，若其值稍大，则电容器正极板充电较慢，表现为没有明显的上升沿。（如图）由于受限条件较多,所以也很难得出较为精确的1s脉冲，故不采用此方案.

第3章 计数器设计
3.1 异步电路实现方法
计数器由6片十六进制计数器74HC161（或用十进制计数器74160亦可）和其他门电路构成。分别用于模拟电子钟的时、分、秒的个位和十位。
如下图所示,将脉冲信号送入第一片的CLK端，作为时钟。7脚（ENP）、1脚(CLR'）、10脚（ENT）均接Vcc。这里需要注意的是如果使用TTL集成电路,且电源电压大于5.5V，以上需接高电平的各引脚不能与电源直接相连,否则会使IC损坏.而如果使用CMOS集成电路,则多余输入端一定不能悬空，因为电平不稳会对电路的逻辑情况产生干扰。
图3—1 分钟信号产生方法
第一片正常工作时,由于时钟频率为1Hz,所以每过1s计数一次，也就相当于电子钟秒的个位数，其工作状态应为10进制计数器。由于74161是16进制计数器，所以在Q1A和Q1D后接与非门反馈到置数端（LD'），即当输出为1001时得到下降沿读数。之所以不使用复位法清零，是因为复位清零功能不受时钟控制。如果使用复位法清零，应将与非门接在Q1B和Q1D之后再反馈到清零端，这样就可以在输出“1010”(8421码的A）的时刻立即清零。由于不受时钟控制，所以不必等到时钟下降沿到来，清零过程只是一个瞬间，在数显管上也不会显示出来.但此种方法形成的脉冲占空比接近于1，在对下一片作用的时候有效脉冲宽度有限，所以不采用复位法清零。

0 1 2 3 4 5 6 7 8 9
0 1 2 3 4 5 6 7 8 9

（a） （b）
图3—2 复位清零（a）与置数清零(b)的比较

以第一片的清零信号作为第二片的时钟信号。 第二片相当于电子钟秒的十位，其工作状态应设置为6进制计数器。当其计数到“0101”(BCD码的5）时,维持一个由第一片分频所得的脉冲周期，即等待个位再计数10次，然后通过读取预置数清零。
图3—3 秒清零信号与十秒清零信号波形
使用双通道示波器的不同量程对这部分电路进行跟踪，其波形如图3—3。图中幅值量程大的是第二片的清零信号，幅值小的是第一片的清零信号，即第二片的时钟信号。从图中可明显看出,当第一片的清零信号(即第二片的时钟信号）下降沿到来时,读取预置数,将Q2A和Q2C的高电平变为低电平，第二片输出“0000"，同时第二片的清零信号上升为高电平。显然此清零信号的周期为1min,所以将其作为下一片74161的时钟信号。
上述方法存在一个问题，就是当个位数到9时，十位立即计数一次，就是说是十进制形式的逢九进一，虽然仍是十进制的计数方式，但与电子钟的功能显然不同。原因从图3-2的（b）中可以看出。当个位出现“1001"的瞬间，个位数由8跳变为9，处于下降沿，此下降沿又作为第二片的时钟信号，故第二片在由8向9跳变的同时就开始计数。

图3-4 74HC161的清零时刻

图3-4是对上述结论的模拟验证。其中紫色波形表示第二片74HC161的输出Q2A.红色是第一片的清零信号。（注意：红色线处于低电平时的状态是“1001”，而不是“0000”。)显然，个位由8到9的跳变，与十位的计数是同步的.
解决方法是将第一片的清零信号取反，然后再作为第二片的时钟就可。如图3—5。
图3-5 对74HC161进位信号的改进

将3个上述系统级联可得小时位能计数到60点的电子钟.然后再将小时位进行改动即可。具体方法如下: ‘
对第六片74HC161输出端Q6B取反，准备反馈到LD6’,即将小时的十位设置成3进制计数器。然后将其与前面五片的五个清零信号一同取“或逻辑”,再将输出反馈到LD6’。整体电路图如图3-6。(注:图示电路图是按74161设计的，74160则不能正常运行,因为前者下降沿触发，而后者上升沿触发。如果一定要用74160则应去掉图中所有非门）
3.2 同步电路实现方法
与异步实现的方法不同的是，同步电路的所有计数芯片都采用同一时钟进行控制.将前一片的清零信号送至下一片的ENP或ENT。同时由于读取预置数是通过时钟下降沿来工作的,如果所有计数器采用同一时钟，那么就要对输出信号加1再取与非送至CLR’。如秒的十位应为6进制计数器，则不能取“0101”做与非，而应是将“0110"取与非，即Q2B和Q2C取与非后反馈至CLR'。但这样做就会存在图3-2（a)所说的有效脉宽过窄不足以驱动下一片芯片的问题。因此不采用同步法来实现本电路。

图3—6

第4章 控制电路设计
这部分电路所要实现的功能主要是对电子钟进行校准，实现整点报时和驱动显示LED等功能.
4.1 校准功能的实现
综上所述，电子钟在温度，气压等环境条件影响以外，工作中最大的问题就是时钟信号（秒信号)不准确，造成时间不准的情况出现。至少到目前来看，在世界范围内都没有时间误差绝对为零的钟表产品，无论是机械表还是电子表.所以，给电子表添加校准功能是十分必要的。
校准功能主要通过读取预置数来实现。电子表共有6位，但秒的个位和十位没有必要进行校准，所以需要处理的只有四位。
图4-1 预置数法校准

以分钟的个位为例，在其输入端连接四个逻辑开关，用来调整预置数。图4-1中所有电阻均为限流电阻。在实际操作时,逻辑输入可以通过加法器等方法来实现，从而实现用较少的开关来控制.当设置好预置数后，按下开关S，使LD'端为低电平。这时芯片会等待前片送过来的时钟的下降沿，然后读取预置数。但问题是一定要等到下降沿到来才能读数,而如果是小时的脉冲，不是要等上一个小时吗？所以需要对时钟进行响应的处理。
图4-2是对上述方法进行的改进.该方案中使用到了一个双刀双掷开关。当开关闭合后，LD’端变为低电平的同时,也将输入信号变为电子表的秒脉冲信号.这样的话下降沿在1s内即可到来。校准用时大大减小。
将此电路扩展到其他三片计数器芯片上,即可实现电子钟的校准功能。此方法缺点是装置复杂，且如果设置预置数超过了计数器的进制数，电路会出现故障。其优点是原理简单。
图4-2 通过双刀开关控制的脉冲分配电路

图4-3单刀开关的控制方法
还有一种实现方法与上述类似，但不必读取预置数，即直接对输入脉冲进行控制.这样就避免了设置预置数时会超出计数器进制数等问题,也与常见的电子钟更为接近.这种方法较偏重于实际，而不着意对电路进行逻辑分析。较上述方法灵活许多。

图4-4 共阴极数码管驱动电路

4.2 LED显示电路

由于CMOS可以驱动TTL,所以显示电路用CMOS和TTL都能驱动。本例中使用的的是74LS48。图中电阻为限流电阻，调其阻值可使LED亮度变化。如图4—4.

4.3 整点报时功能的实现
整点报时即通过一定的电路使电子钟能够出声。可以用到的设备包括蜂鸣器和扬声器。让这两个器件的发声的前提是要有变化较快的电压和较大的电流.通过电平控制555可以产生变化的电压，利用单管放大原理（共集电极放大）可实现对电流的放大。控制器件也无非是三极管、继电器和光电耦合器。
发声电路如图4-4由多谐振荡器产生高频振荡信号（约为1KHz），经过Q1等构成的射极跟随器，使电流放大；Vin为控制端，当Vin为高电平时，Q2管导通,高频振荡信号驱动扬声器发声。
要实现整点报时首先要考虑报时要持续多长时间。一种比较简单的方案是令每次整点报时持续10秒钟。其具体实现方法是对第二片、第三片、第四片的清零信号，取或非关系，作为发声电路的控制信号.即当处于59分50秒到59分59秒这10s的时间内，控制信号为高电平。扬声器发声。
图4—5 扬声器控制信号产生电路

第5章 实际电路的制作和调试
制作实际电路，通常采用模块拼接的方式。首先将将总体电路进行分类，将各个易于整合的部分制成一个个电路模块,各个模块的功能都能实现以后，再将其拼接在一起,进行整机测试。做样做的好处是方便查找电路故障,思路清晰。首先是秒脉冲和分脉冲模块。
5.1 秒脉冲和分脉冲模块
用双三极管组成的振荡电路作为信号源
这部分电路由以下元件组成：S9013三极管两个,22μF电解电容器两个，红光发光二极管一个，1kΩ1/4W金属膜电阻两个，1kΩ贴片电阻一个，10kΩ贴片电阻6个,3.6kΩ贴片电阻两个。（使用贴片电阻是为了方便,如果没有，用直插电阻是一样的.），芯片有两片74HC161和一片74HC00，以及两个四脚的接插件.
这个模块有两部分,一部分是按脉冲发生电路中的方案三，“用双三极管组成的振荡电路"设计的脉冲发生电路。将三个10kΩ贴片电阻和一个3。6kΩ可得阻值为33。6k的电阻R，由公式可得产生的脉冲周期为1。03488s的秒脉冲。虽然这个数值还不够精确，但已能够满足测试要求,当测试通过后，可以通过调整电阻和电容的数值使其更为精确。另一个1kΩ贴片电阻用来做发光二极管的限流电阻。放光二极管用来观察电路是否起振，并可粗略计算脉冲频率。
还有一部分是秒的个位和十位计数器。
测试的时候需要另一个显示电路(如4.3节所述），用跳线分别测试秒的个位和十位的数码显示情况.
实测情况是当VCC为5V时，脉冲可发生，但计数器不工作，其输出为恒定。将VCC向小调节时，计数器逐渐开始工作，直到VCC的值降为1。98V时，计数器才能正常工作，第一片的输出保持为10进制计数器.
如果一切正常，这时两片计数器应该分别是10进制和6进制，十位的清零脉冲取反后将作为下一模块的脉冲，其周期理论值应为1min，但由于秒脉冲不是很精确,所以这里的分钟信号的周期也只能是约为一分钟。
实测发现，由于Vcc减小，导致LED亮度很暗,所以可尝试用另一+5V电源单独为显示电路供电.但更换以后,发现LED不亮，原因是两个电源没有共地。将两个电源的地连在一起，发现整个模块工作正常.

用555定时器构成的信号源
用555定时器构成多谐振荡电路。参数为：R1=79kΩ(可由68k、10k和1k串联得到)，R2=33k,C=10μF，Cp=4。7nF。电路图如图2—1。这次振荡周期理论可达到1。0005s。
计数器部分与上一节完全一致。实测发现电路一切正常。
通过对比可发现，上一节中74HC161不正常工作是信号源的缘故，而与其工作电压无关。有可能是因为当电源较大时，产生的方波波形不标准，导致计数器无法识别。而一旦电压减小，这种波形的失真会减小，使得计数器又能够识别,进而可以工作。
另外值得注意的是，555定时器产生的方波频率也与供电电压有关，实测发现电压越大，输出频率越大。所以555的供电电源应有稳压处理。
5.2 时、分计数及显示模块
这部分模块会用到的芯片会比较多。但种类上只有三种，即74HC161，74LS48，和74HC00。焊接的时候先完成显示的部分，即74LS48的部分。TTL系列集成电路可驱动COMS集成电路。
74HC161为上升沿触发，但在multisim等仿真软件中，74HC161一般为下降沿触发.两者的区别是一次取反后的关系。
5.3 电源和扬声器模块
整机由+5V供电，所以在这个模块上应有两对接线端用于和另外两个模块进行连通。最好有稳压电路。发声部分的连接比4.3节所述更为简单，只需留出555的四号引脚作为控制端口即可.输出经一个限流电阻再接扬声器。这里如果没有限流电阻，扬声器的声音会很大。限流电阻可选820Ω，如果过大，则扬声器的声音会很小。这里建议先用一个10k的电位器替换R2，测试时调整阻值,可以使音调发生变化,可以选择一个较为舒适的音调，然后取下电位器，用万用表量这时的阻值，再用等阻值的电阻替换即可。

第6章 课程设计总结
综上所述,数字电子钟电路共分为脉冲产生电路，计数器电路和控制电路三大部分。脉冲产生电路和控制电路负责数字电子钟的计数和显示等主要功能，控制电路负责实现整点报时和校准的功能。用到的芯片主要有NE555，74161和与非门及或门电路等。
数字电路中，尤其是对时序电路的设计和分析，一定要从电路的波形来入手。用软件进行模拟是较为方便的方法，但不同软件由于仿真程度的不同，其仿真结果也可能不同，有时甚至会相去甚远。所以在软件的选择上最好选择兼容性较强,且仿真程度较高的产品。之所以兼容性要强,是因为在一个软件中构建完成电路图以后，可以直接在其他的软件中运行，十分方便。
在设计整点报时功能的时候，思维容易局限在对小时信号的分频处理上，但实际上只要取59分50秒到59分59这个区间进行报时即可。所以设计电路的思路要有灵活性，这点很重要。

参考文献
[1］ 刘午平等。数字电子技术从入门到精通，国防工业出版社,2006。1
［2］ 阎石等。数字电子技术基础．高等教育出版社，2005
［3] 陈永真等.全国大学生电子设计竞赛硬件电路设计精解.电子工业出版社，2011.5
[4] 《中国集成电路大全》编写委员会主编，中国集成电路大全 高速CMOS集成电路，北京:国防工业出版社,1985
［5]《中国集成电路大全》编写委员会主编，中国集成电路大全 集成稳压器与非线性模拟集成电路,北京：国防工业出版社，1985

附录1 整体电路图

器件
数量
NE555
2
74HC161
6
74HC00
3
74HC32
1
8Ω扬声器
1
发光二极管
2
+5V电源
1
共阴极数码管
4
CD4511
4
1KΩ电阻
6
68kΩ电阻
1
10kΩ电阻
1
10n电容器
1
100n电容器
1
10μ电解电容
1
4。7n电容器
1
附录2 器件清单