电镀工艺优化对铜金属层后孔洞缺陷的影响模板.doc

申请上海交通大学工程硕士学位论文电镀工艺优化对铜金属层后孔洞缺点影响学校代码：10248作者姓名：黄涛学 号：第一导师：汪辉第二导师：胡平学科专业：微电子工程答辩日期：05月12日上海交通大学微电子学院05 月A Dissertation Submitted to Shanghai Jiao Tong University for Master Degree of EngineeringREDUCE COPPER METAL LINE PITS DEFECT BY OPTIMIZE EELECTRICITY COPPER PLATING PROCESSUniversity Code：10248Author：Huang TaoStudent ID:Mentor 1Wang HuiMentor 2:Hu PingField：Micro-electronics EngineeringDate of Oral Defense：-05-12School of Micro-electronicsShanghai Jiaotong UniversityMay, 上海交通大学学位论文原创性申明本人郑重申明：所呈交学位论文，是本人在导师指导下，独立进行研究工作所取得结果。除文中已经注明引用内容外，本论文不包含任何其它个人或集体已经发表或撰写过作品结果。对本文研究做出关键贡献个人和集体，均已在文中以明确方法标明。本人完全意识到本申明法律结果由本人负担。 学位论文作者署名： 日期： 年 月 日 上海交通大学学位论文版权使用授权书本学位论文作者完全了解学校相关保留、使用学位论文要求，同意学校保留并向国家相关部门或机构送交论文复印件和电子版，许可论文被查阅和借阅。本人授权上海交通大学能够将本学位论文全部或部分内容编入相关数据库进行检索，能够采取影印、缩印或扫描等复制手段保留和汇编本学位论文。 保密，在 年解密后适用本授权书。本学位论文属于 不保密。（请在以上方框内打“”）学位论文作者署名： 指导老师署名：日期： 年 月 日 日期： 年 月 日电镀工艺优化对铜金属层后孔洞缺点影响摘 要伴随半导体器件尺寸不停缩小，互连对芯片速度、可靠性、功耗等性能影响越来越大。互连材料和工艺技术改善成为集成电路技术进步关键关键之一。后端互连技术，已经逐步从铝互连过渡到铜互连。在0.13m及其以下技术节点中，铜互连技术已经成为主流。在我们引入电镀铜工艺同时我们也不得不面对电镀铜后部分铜线工艺所特有缺点, 如铜线和低K值介电质可靠性问题，电镀铜后产生孔洞缺点等问题。本文经过对金属层孔洞缺点产生机制部分研究分析，针对电镀铜工艺进行对比试验，优化其制备工艺。经过研究在电镀铜工艺中不一样转速，不一样退火温度铜金属层电阻率和内应力, 及电镀后到化学机械研磨之间等候时间，进行工艺参数调整,找到了多个有效处理铜金属层后孔洞缺点方案。在本项研究工作中，依据实际生产应用降低成本，提升效益需求，选择了低转速电镀铜工艺和控制电镀后到化学机械研磨之间等候时间方案应用到实际生产工艺中。使产品缺点降低，成品率和可靠性得到了有效提升。关键词：铜互连，电镀铜工艺，铜孔洞缺点，退火，成品率REDUCE COPPER METAL LINE PITS DEFECT BY OPTIMIZE EELECTRICITY COPPER PLATING PROCESSAbstractWith the down-scaling of the device, backend interconnection plays as a much more and more important role for the density, speed, power and reliability of the chip. The improvement of interconnect material and interconnect technology become a key point of the progress of semiconducting manufacture technology. After 0.13m technology node, Cu line has replaces the Al line and become the mainstream technology. We have to suffer some Cu line issue when after we use Cu to replace AL. Such as the reliability with CU and low K dielectric, post CMP Cu line pits defect. In this paper, by studing the mechanism of Cu metal line pits defect, and comparing the experiments result of ECP process, the whole ECP process is optimized. The metal line resistivity and stress under different rotation speeds and anneal temperature, and the different Q-time from ECP to CMP are studied, finally find out several kinds of optimized ECP process which can improve the defect with differnet best process parameters. Considering the cost and benifet during mass production, we selected the low rotation speed ECP process and control ECP to CMP Q-time as the final solutions to implement into the process, which can significantly reduce the defect and improve the yield and reliability for production.Keywords: Copper interconnect technology, ECP, Copper pits, anneal, yield目 录1. 绪 论11.1半导体互连工艺现实状况及趋势21.2 从铝互连到铜互连31.3 铝互连和铜互连不一样工艺步骤52 电镀铜工艺62.1电镀铜工艺基础概念62.2 电镀铜工艺机理62.3 化学添加剂对电镀工艺影响82.4 铜金属自退火效应103.问题描述及试验目标113.1铜孔洞缺点造成产品可靠性降低113.1.1铜互连中电迁移及可靠性123.1.2 铜孔洞缺点于电迁移关系133.1.3 铜孔洞缺点产生多个机理153.2 试验目标163.3 试验材料和工具163.3.1材料：163.3.2设备和仪器：163.4 试验内容173.4.1.镀铜工艺不一样电镀时转速之间对比试验173.4.2电镀后到化学机械研磨CMP之间等候时间对比试验173.4.3.电镀后退火温度,时间等参数调整对比试验184. 试验结果及分析讨论194.1不一样电镀时转速试验结果分析194.2 电镀后到化学机械研磨之间等候时间试验结果分析234.3电镀后退火温度,时间调整对比试验结果分析244.4 工艺窗口选择确定265 总结27参考文件29致 谢1攻读学位期间发表学术论文目录21. 绪 论在半导体制造业中，铝及其合金在很长时期里被广泛采取，实现由大量晶体管及其它器件所组成集成电路互连。不过，伴随晶体管尺寸不停缩小，原本应用了几十年铝互连工艺，已经不能满足集成电路集成度、速度和可靠性连续提升需求。伴随器件尺寸缩小，后端互连尺寸也等百分比不停缩小，造成互连电阻不停升高，这势必需要寻求电阻率较低金属。而铜相对于铝及铝合金电阻率较低。而且，传统铝布线工艺制作器件常常会因铝电迁移而失效。即使在铝中掺入一定百分比铜会对这个问题有显著改善，不过伴随互连尺寸深入减小，电流密度不停增加，电迁移问题将会越来越严重。所以在深亚微米工艺中 ( 0 .1 8m及以下) ，铜逐步替换铝成为硅片上金属化布线材料。铜和传统铝及其合金相比在很多方面有着显著优势。比如说铜电阻率较之铝要低，甚至只有铝铜合金二分之一左右（含0.5%铜铝合金电阻率约为3.2-cm, 而铜为1.678-cm）。较低电阻率能够降低后端互连RC延时，也能够降低器件功耗。铜电迁移特征远好于铝。而且，镶嵌方法铜互连后端工艺步骤简化，成本降低。因为使用铜互连芯片在各方面性能有这么显著优势，所以铜已经逐步替换铝成为后端金属化关键材料。后端互连技术，已经逐步从铝互连过渡到铜互连。在0.13m及其以下技术节点中，铜互连技术已经成为主流。 在引入电镀铜工艺同时我们也不得不面对电镀铜后部分铜线工艺所特有缺点，如铜线和低K值介电质可靠性问题；电镀铜后产生孔洞缺点。作者在工作过程中，就碰到了电镀铜后产生孔洞缺点问题，结合300mm 铜互连工艺实际内容，本文要讨论，就是怎样经过不一样电镀铜工艺对比，工艺参数调整优化，来改善和降低电镀铜后孔洞缺点，提升产品良率，改善产品可靠性。1.1半导体互连工艺现实状况及趋势集成电路后端互连技术关键功效是将密布于芯片各处几十万上百万个半导体器件连接整合起来，以实现千变万化集成电路设计功效。后端互联技术对集成电路关键影响在于响应速度和可靠性。集成电路设计尺寸、连线线宽，线高，全部在在摩尔定律驱使下不停缩小，以后，CMOS晶体管运作速度将因信道长度缩小而加紧，不过多重互连部份，则会因为RC时间延迟效应，以约线宽每缩小0.7倍便延长RC延迟一倍速度而趋缓。 图1.1-1所表示显示了器件尺寸缩微对本征延时（Gate-Delay）和互连延时带来改变。我们能够看到，伴随器件尺寸缩小，本征延时不停下降，晶体管本身速度不停提升。不过后端互连延时却因为连线电阻增加（连线横截面不停缩小）和耦合电容增大而快速增加，尤其是当器件尺寸发展到0.25m以后，互连延时快速增加，甚至超出了本征延时而开始主导器件延时。我们能够看到，图中对比了三组使用不一样材料后端互连工艺延时差异，分别是Al搭配SiO2、Cu搭配SiO2、和Cu搭配低k值介电质。从图中能够看到，连线延时最长，是Al搭配SiO2连线工艺，Cu搭配SiO2次之，而Cu搭配低k值介电质连线工艺器件，延时最短，速度最快。由此可见，低阻值连线金属和低k值介电质应用，能够有效缩短互连延时，提升器件速度。所以，寻求适合半导体工艺，更低阻值连线金属材料和更低介电常数低k值介电质，成为后端连技术发展关键任务之一。图1.1-1 缩微对互连延时影响早在1985年IBM企业就已计划研发用铜替换铝作为芯片上金属互连材料，不过直到1998年才在诺发企业（Novellus System）帮助下把该技术应用在实际集成电路制造工艺中。1999年苹果企业在400 MHz微处理器中采取了铜互连工艺，极大地提升了图形处理能力。英特尔企业推出了采取了130nm铜互连技术Tualatin飞跃III处理器。TI、Xilinx、三星、台积电、联电等企业也开始纷纷采取铜互连工艺。现在在130nm、110nm制造工艺中已经广泛应用了铜互连技术。铜互连材料已经成为110nm以下制造工艺唯一选择。在最新90nm制造工艺中，厂商广泛采取了七层或八层铜互连技术。依据最新报道，65nm制造工艺中铜互连工艺和低K介电材料也已经被攻克，现在正向着45nm技术节点进发。使用原子层沉积（ALD，AtomicLayerDeposition）技术沉积阻挡层和铜无种籽层电镀是现在铜互连技术研究热点。在目前铜互连工艺中，扩散阻挡层和铜种籽层全部是经过PVD工艺制作。不过当芯片特征尺寸变为45nm或更小时，扩散阻挡层和铜种籽层等百分比缩小将面临严重困难。首先，种子层必需足够薄，这么才能够避免在高纵宽比结构上沉积铜时出现顶部外悬结构，预防产生空洞；不过它又不能太薄。其次，扩散层假如减薄到一定厚度，将失去对铜扩散有效阻挡能力。还有，相对于铜导线，阻挡层横截面积占整个导线横截面积百分比变得越来越大。但实际上只有铜才是真正导体。比如，在65nm工艺时，铜导线宽度和高度分别为90nm和150nm，两侧则分别为10nm。这意味着横截面为13，500nm2导线中实际上只有8，400nm2用于导电，效率仅为62。2%。现在最有可能处理以上问题方法是ALD和无种籽电镀。使用ALD技术能够在高深宽比结构薄膜沉积时含有100%台阶覆盖率，对沉积薄膜成份和厚度含有出色控制能力，能取得纯度很高质量很好薄膜。而且，有研究表明：和PVD阻挡层相比，ALD阻挡层能够降低导线电阻。所以ALD技术很有望会替换PVD技术用于沉积阻挡层。不过ALD现在缺点是硬件成本高，沉积速度慢，生产效率低。 另外，过渡金属钌能够实现铜无种籽电镀，在钌上电镀铜和一般铜电镀工艺兼容。钌电阻率（7cm），熔点（2300），即使900下也不和铜发生互熔。钌是贵金属，不轻易被氧化，但即使被氧化了，生成氧化钌也是导体。因为钌对铜有一定阻挡作用，在一定程度上起到阻挡层作用，所以钌不仅有可能替换扩散阻挡层常见Ta/TaN两步工艺，而且还可能同时替换电镀种籽层，最少也能够达成减薄阻挡层厚度目标。况且，使用ALD技术沉积钌薄膜含有更高质量和更低电阻率。但无种籽层电镀同时也为铜电镀工艺带来新挑战，钌和铜在结构上差异，使得钌上电镀铜和铜电镀并不等同，在界面生长，沉积模式上还有很多待研究问题。 铜互连工艺现在研发很顺利。而且有教授认为，铜互连工艺开发潜力还很大，最少在15nm技术节点之前还不需要下一代互连技术光互连技术。1.2 从铝互连到铜互连后端互连延时对器件速度影响可由以下RC公式直观地看出，在设计尺寸一定前提下，降低和r是提升速度关键。式中 r = 金属电阻r = 相对介电常数0 = 自由空间介电常数L = 导线长度P = 互联线间距T = 金属厚度参考自: M. Bohr, Solid State Technology, 1996, p.105在结构相同情况下，可经过使用较低阻值金属方法达成更高集成电路响应速度：出于工艺整合需要，业界对充当互连金属性能和工艺有以下部分具体要求n 低电阻率和低热膨胀系数n 不易氧化(化学活性低)n 机械性能稳定(低应力，和介质黏附性好)n 高熔点n 高抗电迁移性能n 和周围材料没有电活性n 微观结构易于控制(均匀大晶粒合光滑表面)n 易于在平整合高形态比穿孔中淀积、高淀积速率n 低污染n 价格低廉表1.2-1列出了部分常见导电材料电阻率。集成电路中最常见互连材料是铝，因为它成本较低而且和标准集成电路制造工艺相兼容。可惜是和如铜这么材料相比，铝电阻率较大，电迁移特征相对较差。伴随对材料性能要求越来越高，最优异工艺正在越来多地选择铜作为导体。表1.2-1常见导体性能比较性质CuAgAuAlW电阻率（mW-cm）20时1.671.592.352.665.65杨氏模量（1011dyn.cm-2）12.988.277.857.0641.1热导率（W.cm-1）3.984.253.152.381.74电阻温度系数103（K-1）4.34.144.34.8热膨胀系数106（-1）1719.114.223.54.5熔点（）108596210646603387热容（J.kg-1.K-1）386234132917138在空气中稳定性差差很好好差集成电路中传统使用金属布线为铝，含有成本低、技术成熟，粘附力强、易刻蚀、和P型及N型半导体易形成好欧姆接触等优点：但电阻率相对较高，易于发生电迁徙，易和Si共溶；在300 C左右工艺温度下铝薄膜上会形成锭，穿透相邻互连线之间电介质绝缘层造成短路到了0.18 m以下工艺，铝电阻率及抗电迁移能力已经逐步不能满足工艺性能要求。从表1.2-1中能够看出，铜是很好集成电路互连金属候选者，它电阻率比铝低35，比铝合金低近50%，抗电迁移能力比铝高2个数量级。另外铜应力特征也远好于铝。使用铜互连能够减小芯片上互连线电阻，或在保持电阻不变情况下减小互连金属厚度来降低同一层内互连线间耦合电容，从而降低耦合噪声和互连线信号延迟。在保持一样R（时间延迟下，能够降低命属布线层数，而且芯片面积可缩小2030。若配合上低介电常数材料（低k层电介质。如SiOC, SiF等），铜互连会使寄生电容降低，IC速度提升，其性能和可靠性均取得提升。1.3 铝互连和铜互连不一样工艺步骤后端铜互连工艺相对于铝互连工艺，还有简化工艺步骤，降低成本优点。传统铝互连工艺，是先生长金属层，后覆盖介电层方法。对于中间层金属层，较为标准步骤是：n 生长一层介电层，用一次光罩和一次刻蚀工艺，打开通孔n 生长一层阻挡层和钨金属层，经过化学机械研磨，去除表面部分，留下钨通孔部分n 再生长铝金属层（包含底部粘合层和顶部放反射层一次完成），再用一次光罩和一次刻蚀工艺，定义出铝线布线n 再生长一层介电层，并再次用化学机械研磨做平坦化n 而铜互连工艺和铝互连工艺恰好相反，是先制作介电层后并在其上定义通孔及沟槽位置，后使用金属镶嵌工艺步骤。通常步骤是：n 生长一层介电层（包含其中刻蚀停止层），经过两次光罩和刻蚀工艺，定义出通孔和沟槽(即金属布线)n 生长扩散阻挡层，铜种子层(一次完成)及电镀铜完成金属布线部分，一次同时填入通孔及沟槽n 用铜化学机械研磨做平坦化，去除通孔及沟槽以外金属部分n 再生长下一层介电层图1.3-1 铝互连工艺步骤和铜互连工艺步骤对比由上述对比可见，铜工艺相对于铝工艺：(1) 使金属层制造工艺从原先三步（阻挡层，钨金属层，铝金属层）降低到两步（扩散阻挡层，铜电镀）(2) 使化学机械研磨工艺从两次（一次钨研磨，一次介电层研磨）降低到一次（铜研磨）(3) 介电层工艺要求降低。铝互连工艺对铝线后续介电层生长，因为有 较高填孔（沟槽）能力要求而需要使用较复杂HDP CVD（高浓度等离子体化学气相沉积）工艺，不过铜互连步骤中，对后续介电层生长，因为是在化学机械研磨平坦化以后，对填孔（沟槽）能力无特殊要求，能够使用一般PECVD(等离子体增强式化学气相沉积)。由上述对比可见，和传统铝互连工艺比较，铜互连工艺含有降低工艺步骤20%30%潜力，而且，铜镶嵌工艺，不仅有较少制造步骤，而且排除了传统铝互连金属化中最难步骤，包含铝刻蚀，HDPCVD工艺，和很多钨和介电层化学机械研磨步骤。在硅片制造业中，降低工艺步骤，降低工艺难度，不仅仅是直接降低了芯片生产成本，而且较少和较简单工艺步骤，也能够降低生产过程中装配产量错误源。这对芯片大规模生产也是有很大益处。2 电镀铜工艺2.1电镀铜工艺基础概念电镀铜层因其含有良好导电性、导热性和机械延展性等优点而被广泛应用于电子信息产品领域，电镀铜技术也所以渗透到了整个电子材料制造领域，从印制电路板（PCB）制造到 IC 封装，再到大规模集成线路（芯片）铜互连技术等电子领域全部离不开它，所以电镀铜技术已成为现代微电子制造中必不可少关键电镀技术之一。集成电路铜电镀工艺通常采取硫酸盐体系电镀液，镀液由硫酸铜、硫酸和水组成，呈淡蓝色。当电源加在铜（阳极）和硅片（阴极）之间时，溶液中产生电流并形成电场。阳极铜发生反应转化成铜离子和电子，同时阴极也发生反应，阴极周围铜离子和电子结合形成镀在硅片表面铜，铜离子在外加电场作用下，由阳极向阴极定向移动并补充阴极周围浓度损耗。电镀关键目标是在硅片上沉积一层致密、无孔洞、无缝隙和其它缺点、分布均匀铜。业界300mm生产线基础采取诺发（Novellus）企业Sabre Next来生长金属电镀铜。有四个关键电镀铜工艺指标：填孔能力；铜金属层厚度均匀性；铜金属稳定性；铜金属层缺点。2.2 电镀铜工艺机理电镀铜原理是法拉第电解定律：电解时，在电极上析出或溶解物质质量和经过电极电量成正比。图所表示，在阳极铜块上铜原子失去电子变成铜离子，相反在阴极晶片上，铜离子得到电子变成铜原子。由法拉第电解定律我们能够推导出电镀铜厚度于电镀时电量关系：图2.1-1 晶片接触园环意图其中 M表示铜原子摩尔质量，m表示物质质量，n摩尔当量F表示法拉第常量I 电镀时电流大小t电镀时间铜原子密度A晶片表面积x电镀铜厚度d 晶原直径pi 圆周率由公式3 得悉电镀铜厚度于电镀时电流大小和电镀时间成正比关系，为了得到所需厚度电镀铜，采取高电流能够节省电镀时间，不过电镀铜工艺填洞能力通常是先伴随电流密度增加而增加，但到了一定电流密度范围，填洞能力反而伴随电流密度增加而减低。图所表示。 综合考量生产成本和工艺需求，我们通常选择三步电镀法，即电流由小到大三个电镀过程。 第一步采取4.5安培电流，第二步采取6.75安培电流，第三步采取40.5安培电流。填洞过程在第一步和第二步已经全部完成。2.3 化学添加剂对电镀工艺影响因为铜电镀要求在厚度均匀整个硅片镀层和电流密度不均匀微小局部区域（超填充区）能够同时传输差异很大电流密度，再加上集成电路特征尺寸不停缩小，和沟槽深宽比增大，沟槽填充效果和镀层质量很大程度上取决于电镀液化学性能，有机添加剂是改善电镀液性能很关键原因，填充性能和添加剂成份和浓度亲密相关，相关添加剂研究一直是电镀铜工艺关键之一.现在业界使用有机化学添加剂关键有三种：加速剂（Accelerator），抑制剂(Suppressor)和平增剂(Leveler)。加速剂关键作用是加速电镀时铜能很快从洞底部生长上来，从而预防上部已经封口但内部铜并没有生长好所产生空洞缺点。其关键成份是含有硫或及其官能团有机物，比如聚二硫二丙烷磺酸钠（SPS），或3-巯基丙烷磺酸（MPSA）。加速剂分子量较小，通常吸附在铜表面和沟槽底部，降低电镀反应电化学电位和阴极极化，从而使该部位沉积速率加紧，实现沟槽超填充。抑制剂作用相反它作用在空洞边缘抑制铜生长，从而预防底部铜还没有生长好，空洞已经封口。其关键成份包含聚乙二醇（PEG）、聚丙烯二醇和聚乙二醇共聚物，通常是长链聚合物。抑制剂平均相对分子质量通常大于1000，有效性和相对分子质量相关，扩散系数低，溶解度较小，抑制剂含量通常远大于加速剂和平坦剂。抑制剂通常大量吸附在沟槽开口处，抑制这部分铜沉积，预防出现空洞。在和氯离子共同作用下，抑制剂经过扩散-淀积在阴极表面上形成一层连续抑制电流单层膜，经过阻碍铜离子扩散来抑制铜继续沉积。 平整剂中通常含有氮原子，通常是含氮高分子聚合物，粘度较大，所以会依靠质量运输，这么在深而窄孔内和加速剂、抑制剂吸附竞争中没有优势，但在平坦和突出表面，质量传输更有效。沟槽填充完成后，加速剂并不停止工作，继续促进铜沉积，但吸附了平坦剂地方电流会受到显著抑制，能够抑制铜过分沉积。平坦剂经过在较密细线条上方抑制铜过分沉积从而取得很好平坦化效果，确保了较小尺寸图形不会被提前填满，有效地降低了镀层表面起伏。 在电镀过程中还有其它添加剂，如氯离子存在，能够增强铜表面抑制剂吸附作用，这么抑制剂在界面处浓度就不依靠于它们质量传输速率和向表面扩散速率；氢离子能够控制整个电镀槽导电率。在铜电镀过程中，对填充过程产生影响关键是加速剂、抑制剂和氯离子，填充过程完成后对镀层表面粗糙度产生影响关键是平整剂。 铜电镀是有机添加剂共同作用结果，它们之间相互竞争又相互关联。 为实现无空洞和无缺点电镀，除了改善添加剂单个性能外，还需要确定多个添加剂同时存在时各添加剂浓度合适值，使三者之间相互平衡，才能达成良好综合性能，得到低电阻率、结构致密和表面粗糙度小铜镀层。图2.1-3所表示就是整个电镀过程中不一样化学添加剂作用。 晶片进入电镀液前，多种添加剂还没有吸附在铜种子层上，当晶片进入到电镀液时，多种添加液会依据电镀需求和各自特征分布在不一样区域，如加速剂是小分子量分子在洞底部会分布较多，这么能够使铜愈加快从底部生出来。Cl-结合抑制剂关键分布在洞口区域，这么能够预防洞口过早封口，当填洞结束后，因为在洞口区域还有加速剂存在，假如没有平整剂存在，洞口区域最终会形成一个突起，假如有平整剂存在，会抑制洞口区域加速效果，从而得到平整电镀金属层。图2.1-3 电镀过程中不一样化学添加剂作用2.4 铜金属自退火效应电镀后生成铜原子晶粒比较小，能量比较高，伴随时间增加晶粒之间相互吞并，进行能量转移，最终长大成为较大晶粒。这个过程我们称之为铜金属得自退火。从图中我们能够看到铜金属自退火过程铜原子晶粒生长。铜金属自退火过程通常会连续200个小时，当然其它电镀时条件改变会改变自退火时间，如电镀铜中有机添加液浓度增加会延长自退火时间。图2.1-3 电镀过程中不一样化学添加剂作用在实际生产中，我们期望得到大晶粒，低阻值，铜原子大小均匀铜金属。所以要加速铜原子自退火速度，于是电镀后退火工艺被引入到电镀工艺当中。通常采取200度温度，90秒退火时间能够得跟自退火200小时相同阻值铜金属。3.问题描述及试验目标3.1铜孔洞缺点造成产品可靠性降低作者在工作过程中，就碰到了由铜金属层孔洞缺点造成产品上电迁移失效实例。图3.1-1中所表示是在化学机械研磨后发生铜金属层上空洞实例。图1 电迁移测试失效实例 对这片失效晶片进行失效分析出，看到在第一层铜金属层上有孔洞缺点存在。当电流流动到有孔洞地方，电阻忽然增大，会造成更大孔洞缺点，严重时会造成电流中止，从而造成电迁移测试失败。ee检验这片晶片在工厂生产过程中历史纪录，发觉在第一层金属层化学机械研磨后缺点检验站点确实检测出有孔洞缺点存在。图3.1-1 在产品上孔洞缺点3.1.1铜互连中电迁移及可靠性在直流电流作用下，金属离子沿导体质量输运称为电迁移。一根一般导线在通常状态下并不产生质量输运。金属导电自由电子模型假设传导电子可在金属中自由运动，除散射作用外，并不受晶格粒子限制。离子对电子散射是产生电阻原因。当电流密度很低时这种散射并不造成离子产生大位移，而由声子振动产生散射仅仅产生焦耳热。 在电流密度较高情况下（104A/cm2以上），电流输运将引发离子位移，并产生质量输运。在微电子器件中，当电流密度很高时，在互连引线内将发生电迁移。在集成电路中这是一个特殊而严重失效机制。伴随器件特征尺寸不停减小，互连引线横截面越来越小，引发电流密度快速增加。所以，在铜互连集成电路中，由电迁移造成电路失效可能性也大大增加。早在1861年Gerardin在Pb-Sn，K-Na, Au-Hg，Bi-Hg 等液态合金中就发觉了电迁移现象。SkauPy在19 指出了在电迁移过程中原子和运动载流子相互作用 关键性。以后Fiks等部分学者相继给出了电迁移力 基础数学表示式。 过去在块状金属中，因为焦耳热限制，所许可最大电流密度较低，通常小于10 4A/cm 2，所以，研究电迁移现象只有在高温(近熔点)下进行。薄膜金属就不一样，尤其是对于超大规模集成电路中互连金属，因为只有很小截面积，能够经受高达10 7A/cm 2电流 密度。这么在较低温度(0.3T mT0.7T m，这里Tm 为金属熔点)和高电流密度(10 4l0 7A/cm 2)下就会发生 电迁移现象。 1966年，Blech和Sello发觉了铝互连线电迁移是硅平 面器件关键失效原因。以后，相关金属薄膜电迁 移研究十分活跃。1967年以来，历届可靠性物理年会 上全部有电迁移研究方面结果发表。多年来伴随ULSI 发展，器件所承受功率密度、金属薄膜所传输 电流密度逐年增大，电迁移这个失效机理就更为大家所关注。3.1.2 铜孔洞缺点于电迁移关系 半导体器件中所用金属互连多采取蒸发、溅射或电镀方法制备，为多晶薄膜，其晶粒尺寸取决于薄膜生长时衬底材料温度及生长后退火温度和间。 通常，生长过程中衬底温度越高、退火时间越长，金属导线晶粒越大。因为在金属薄膜沉积过程存在杂质污染，和块状金属相比，薄膜生长过程中局部应力使薄膜中缺点密度显著增加。正是这些缺点存在，极大地影响了金属离子微观扩散机制，所以也影响了金属薄膜电迁移。所以对金属薄膜中缺点了解，对了解离子微观扩散机制和电迁移物理机制很关键。 所谓缺点，是指实际晶体结构中和理想点阵结构发生偏差区域。根据缺点在空间分布情况可将其分为3类： (1)点缺点：空位、间隙原子和杂质原子就是这种缺点。对于金属薄膜，以空位为主。这是因为制备过程中，金属原子温度高于衬底温度，大量热空位被冻结在薄膜中，所以薄膜中空位密度远远高于块状金属中空位密度。 (2)线缺点：位错就是这种缺点。金属薄膜在形成过程中，因为晶格扭曲、薄膜和衬底间温度梯度、和衬底材料晶格常数失配、热膨胀系数差异等，全部会在金属薄膜中产生位错，使金属薄膜中位错密度比块状金属大得多。(3)面缺点。晶粒间界就是经典面缺点。金属薄膜晶粒尺寸小，所以晶粒间界面积大，而晶粒间界周围位错密度高，结构疏散，多种外来杂质易于沉淀在晶 粒间界处。这些缺点产生和发展、运动和相互作用，以至于合并或消失，将对金属薄膜电迁移过程有很大影响。为此我们以空位及晶界为例讲述缺点扩散微观机制。多晶体内不一样取向晶粒界面称为晶粒间界，简称晶界。晶界对金属薄膜电迁移和薄膜间相互扩散、金属化合物形成等全部有影响很大。所以，半导体器件中所用金属薄膜晶界性质对其可靠性影响很大。最简单晶界是倾侧晶界。它是沿着平行于界面轴线转一q角而造成晶粒间位向差。这里又分小角度晶 界 (q =1-5)和大角度晶界(q = 5-30)。晶界处位错密度大、空位浓度高、结构疏散。晶界通常很薄，不超出2-3个原子层。当外来杂质原于半径和溶剂原子半径相差较大时，若其在晶粒内部则会产生较大畸变能，而沉淀于晶界处，则畸变能较低。所以晶界往往吸附了很多外来杂质，利用金属多晶膜这种内吸附特征，能够在Al膜中加入Cu，于是可大大地提升Al抗电迁移能力，即所谓薄膜合金效应对于多晶材料，固态扩散有三种路径：晶格扩散(或体扩散)、晶界扩散和表面扩散，图所表示。 3种扩散扩散系数分别用D L、D GB和D S表示。晶格扩散是依靠空位移动而完成；而对于晶界扩教和表面扩散，研究较少，通常认为D S D GB D L，扩散激活能Q S Q GBQ L。试验发觉，3种扩散均是各向异性，杂质存在对扩散速率有影响。能够加速扩散，也能够减缓扩散。通常来讲，杂质和金属原子发生反应便能够减缓扩散，若杂质加入能够引入新缺点，便能够加速扩散。 3.1.3 铜孔洞缺点产生多个机理现在业界对铜金属层后孔洞缺点产生机理关键有以下多个：(1) 电镀前铜金属种子层厚度影响，通常铜金属种子层厚度越薄，电镀后孔洞缺点数量会越少。其机理关键是在45nm节点前铜金属种子层通常采取PVD物理气相沉积方法来制取，和CVD化学气相沉积相比，物理气相沉积阶梯覆盖率会差很多，假如沉积厚种子层铜沟槽顶部开口会变小，造成电镀时沟槽内还没有填满铜，顶部开口就已经封上，造成孔洞缺点。另外，假如电镀前铜金属种子层被部分有机物污染到也会造成孔洞缺点。(2) 电镀铜工艺影响。现在对电镀铜工艺于孔洞缺点关系研究关键集中在三个方面：n 即电镀时电流大小改变对孔洞缺点影响。在现在集成电路制造中，芯片布线和互连几乎全部是采取直流电镀方法取得铜镀层。在电镀过程中，假如电流过大或过小全部会影响填洞能力，造成空洞缺点。在电镀工艺章节里已经介绍依据制程需求选择适宜电流大小。n 化学添加剂改变。铜电镀是有机添加剂共同作用结果，它们之间相互竞争又相互关联。为实现无空洞和无缺点电镀，除了改善添加剂单个性能外，还需要确定多个添加剂同时存在时各添加剂浓度合适值，使三者之间相互平衡，才能达成良好综合性能，得到低电阻率、结构致密和表面粗糙度小铜镀层。 尽管使用有机添加剂可实现深亚微米尺寸铜电镀，但往往会有微量添加剂被包埋在铜镀层中。对于镀层来说，这些杂质可能会提升电阻系数，而且使铜在退火时不太轻易形成大金属颗粒造成孔洞缺点。n 退火工艺对孔洞缺点影响。退火工艺条件改变会影响铜原子晶格大小，和自退火进程。假如退火温度过高，铜原子晶格过大，就轻易产生空洞缺点。(3) 化学机械研磨工艺影响。现在业界研究关键集中在化学研磨液成份改变对孔洞缺点影响。3.2 试验目标经过对铜金属层孔洞缺点产生机理分析研究，我们了解到影响空洞缺点过程包含：铜种子层淀积、铜电镀过程和化学性质和CMP工艺等。尽管每个过程全部是相互相关，但每个过程能独立地评定并衡量其对CMP孔洞影响。现在业界关键采取调整铜金属种子层厚度；电镀铜工艺前清洗以去除污染物；电镀时电流控制和电镀时化学添加剂改善等方法来达成降低铜金属层孔洞缺点数量。即