PCBEMC设计标准规范.doc

PCB EMC设计规范
目录
第一部分 布局
1 层设置
1.1 合理层数
1.1.1 Vcc、GND层数
1.1.2 信号层数
1.2 单板性能指标和成本要求
1.3 电源层、地层、信号层相对位置
1.3.1 Vcc、GND 平面阻抗和电源、地之间EMC环境问题
1.3.2 Vcc、GND 作为参考平面，二者作用和区分
1.3.3 电源层、地层、信号层相对位置
2 模块划分及特殊器件布局
2.1 模块划分
2.1 .1 按功效划分
2 .1.2 按频率划分
2.1.3 按信号类型分
2.1.4 综合布局
2.2 特殊器件布局
2.2.1 电源部分
2.2.2 时钟部分
2.2.3 电感线圈
2.2.4 总线驱动部分
2.2.5 滤波器件
3 滤波
3.1 概述
3.2 滤波器件
3.2.1 电阻
3.2.2 电感
3.2.3 电容
3.2.4 铁氧体磁珠
3.2.5 共模电感
3.3 滤波电路
3.3.1 滤波电路形式
3.3.2 滤波电路布局和布线
3.4 电容在PCBEMC设计中应用
3.4.1 滤波电容种类
3.4.2 电容自谐振问题
3.4.3 ESR对并联电容幅频特征影响
3.4.4 ESL对并联电容幅频特征影响
3.4.5 电容器选择
3.4.6 去耦电容和旁路电容设计提议
3.4.7 储能电容设计
4 地分割和汇接
 4.1 接地含义 
4.2 接地目标 
4.3 基础接地方法 
4.3.1 单点接地 
4.3.2 多点接地 
4.3.3 浮地 
4.3.4 以上多种方法组成混合接地方法 
4.4 相关接地方法通常选择标准 
4.4.2 背板接地方法 
4.4.3 单板接地方法 

第二部分    布线 
1 传输线模型及反射、串扰 
1.1 概述： 
1.2 传输线模型 
1.3 传输线种类 
1.3.1 微带线（microstrip） 
1.3.2 带状线（Stripline） 
1.3.3嵌入式微带线 
1.4 传输线反射 
1.5 串扰 
2 优选布线层 
2.1 表层和内层走线比较
2.1.1 微带线（Microstrip）
2.1.3 微带线和带状线比较
2.2 布线层优先等级
3 阻抗控制
3.1 特征阻抗物理意义
3.1.1 输入阻抗：
3.1.2 特征阻抗
3.1.3 偶模阻抗、奇模阻抗、差分阻抗
3.2 生产工艺对对阻抗控制影响
3.3 差分阻抗控制
3.3.1 当介质厚度为5mil时差分阻抗随差分线间距改变趋势
3.3.2 当介质厚度为13 mil时差分阻抗随差分线间距改变趋势
3.3.3 当介质厚度为25 mil时差分阻抗随差分线间距改变趋势
3.4 屏蔽地线对阻抗影响
3.4.1 地线和信号线之间间距对信号线阻抗影响
3.4.2 屏蔽地线线宽对阻抗影响
3.5 阻抗控制案例
4 特殊信号处理
5 过孔
5.1 过孔模型
5.1.1 过孔数学模型
5.1.2 对过孔模型影响原因
5.2 过孔对信号传导和辐射发射影响
5.2.1 过孔对阻抗控制影响
5.2.2 过孔数量对信号质量影响
6 跨分割区及开槽处理
6.1 开槽产生
6.1.1 对电源/地平面分割造成开槽
6.2 开槽对PCB板EMC性能影响
6.2.1 高速信号和低速信号面电流分布
6.2.2 分地”概念
6.2.3 信号跨越电源平面或地平面上开槽问题
6.3 对开槽处理
6.3.1 需要严格阻抗控制高速信号线，其轨线严禁跨分割走线
6.3.2 当PCB板上存在不相容电路时，应该进行分地处理
6.3.3 当跨开槽走线不可避免时，应该进行桥接
6.3.4 接插件（对外）不应放置在地层隔逢上
6.3.5 高密度接插件处理
6.3.6 跨“静地”分割处理
7 信号质量和EMC 7.1 EMC介绍
7.2 信号质量介绍
7.3 EMC和信号质量相同点
7.4 EMC和信号质量不一样点
7.5 EMC和信号质量关系小结

第三部分 背板EMC设计
1 背板槽位排列
1.1 单板信号互连要求
1.2 单板板位结构
1.2.1 板位结构影响；
1.2.2 板间互连电平、驱动器件选择
2 背板EMC设计
2.1 接插件信号排布和EMC设计
2.1.1 接插件选型
2.1.2 接插件模型和针信号排布
2.2 阻抗匹配
2.3 电源、地分配
2.3.1 电源分割及热插拔对电源影响
2.3.2 地分割和多种地连接
2.3.3屏蔽层
第四部分 射频PCBEMC设计
1 板材
1.1 一般板材
1.2 射频专用板材
2 隔离和屏蔽
2.1 隔离
2.2 器件布局
2.3 敏感电路和强辐射电路
2.4 屏蔽材料和方法
2.5 屏蔽腔尺寸
3 滤波
3.1 电源和控制线滤波
3.2 频率合成器数据线、时钟线、使能线滤波
4 接地
4.1 接地分类
4.2 大面积接地
4.3 分组就近接地
4.4 射频器件接地
4.4 接地时应注意问题
4.5 接地平面分布
5 布线
5.1 阻抗控制
5.2 转角
5.3 微带线布线
5.4 微带线耦合器
5.5 微带线功分器
5.6 微带线基础元件
5.7 带状线布线
5.8 射频信号走线两边包地铜皮
6 其它设计考虑

第一部分 布局
1 层设置 在PCBEMC设计考虑中，首先包含便是层设置； 单板层数由电源、地层数和信号层数组成；电源层、地层、信号层相对位置和电源、地平面分割对单板EMC指标至关关键。

1.1 合理层数 依据单板电源、地种类、信号密度、板级工作频率、有特殊布线要求信号数量，和综合单板性能指标要求和成本承受能力，确定单板层数；对于EMC指标要求苛刻（如：产品需认证CISPR16 CLASS B）而相对成本能承受情况下，合适增加地平面乃是PCBEMC设计杀手锏之一。

1.1.1 Vcc、GND层数 单板电源层数由其种类数量决定；对于单一电源供电PCB，一个电源平面足够了；对于多个电源，若互不交错，可考虑采取电源层分割（确保相邻层关键信号布线不跨分割区）；对于电源相互交错（尤其是象8260等IC，多个电源供电，且相互交错）单板，则必需考虑采取2个或以上电源平面，每个电源平面设置需满足以下条件： 单一电源或多个互不交错电源； 相邻层关键信号不跨分割区；地层数除满足电源平面要求外，还要考虑： 元件面下面（第2层或倒数第2层）有相对完整地平面；高频、高速、时钟等关键信号有一相邻地平面；关键电源有一对应地平面相邻（如48V和BGND相邻）。

 1.1.2 信号层数 
在CAD室现行工具软件中，在网表调入完成后，EDA软件能提供一布局、布线密度参数汇报，由此参数可对信号所需层数有个大致判定； 经验丰富CAD工程师，能依据以上参数再结合板级工作频率、有特殊布线要求信号数量和单板性能指标要求和成本承受能力，最终确定单板信号层数。 
信号层数关键取决于功效实现，从EMC角度，需要考虑关键信号网络（强辐射网络和易受干扰小、弱信号）屏蔽或隔离方法。 
1.2 单板性能指标和成本要求 
面对日趋残酷通讯市场竞争，我们产品开发面临越来越大压力；时间、质量、成本是我们能否战胜对手乃至生存基础条件。对于高端产品，为了立即将质量过硬产品推向市场，合适成本增加在所难免；而对于成熟产品或价格压力较大产品，我们必需尽可能降低层数、降低加工难度，用性价比适宜产品参与市场竞争。对于消费类产品，如，电视、VCD、计算机主板通常全部使用6层以下PCB板，而且会为了满足大批量生产要求、严格遵守相关工艺规范、牺牲部分性能指标。

1.3 电源层、地层、信号层相对位置
1.3.1 Vcc、GND 平面阻抗和电源、地之间EMC环境问题 （此问题有待深入研究、以下列出现有部分见解，仅供参考） *电源、地平面存在本身特征阻抗，电源平面阻抗比地平面阻抗高； *为降低电源平面阻抗，尽可能将PCB主电源平面和其对应地平面相邻排布而且尽可能靠近，利用二者耦合电容，降低电源平面阻抗； *电源地平面组成平面电容和PCB上退耦电容一起组成频响曲线比较复杂电源地电容，它有效退耦频带比较宽，（但存在谐振问题）。

1.3.2 Vcc、GND 作为参考平面，二者作用和区分 电源、地平面均能用作参考平面，且有一定屏蔽作用；但相对而言，电源平面含有较高特征阻抗，和参考电平存在较大电位势差；从屏蔽角度，地平面通常均作了接地处理，并作为基准电平参考点，其屏蔽效果远远优于电源平面； 在选择参考平面时，应优选地平面。

1.3.3 电源层、地层、信号层相对位置 对于电源、地层数和信号层数确定后，它们之间相对排布位置是每一个EMC工程师全部不能回避话题；
单板 层排布通常标准：
a. 元件面下面（第二层）为地平面，提供器件屏蔽层和为顶层布线提供参考平面；
b. 全部信号层尽可能和地平面相邻；
c. 尽可能避免两信号层直接相邻；
d. 主电源尽可能和其对应地相邻；
e. 兼顾层压结构对称。
对于母板层排布，鉴于本企业现有母板极难控制平行长距离布线，对于板级 工作频率在50MHZ以上（50MHZ以下情况可参考，合适放宽），提议排布标准：
a. 元件面、焊接面为完整地平面（屏蔽）；
b. 无相邻平行布线层；
c. 全部信号层尽可能和地平面相邻；
d. 关键信号和地层相邻，不跨分割区。
注：具体PCB层设置时，要对以上标准进行灵活掌握，在领会以上标准基础上，依据实际单板需求，如：是否需要一关键布线层、电源、地平面分割情况等，确定层排布，切忌生搬硬套，或抠住一点不放。鉴于篇幅有限，本文仅列出通常标准，供大家参考。 以下为单板层排布具体探讨： *四层板，优选方案1，可用方案3。

方案1 TOP GND POWER BOTTOM 此方案为现行四层PCB主选层设置方案，在元件面下有一地平面，关键信号优选布 TOP层；至于层厚设置，有以下提议： 满足阻抗控制 芯板（GND到POWER）不宜过厚，以降低电源、地平面分布阻抗；确保电源平面去藕效果； 为了达成一定屏蔽效果，有些人试图把电源、地平面放在TOP、BOTTOM层，即采取方案2：

此方案为了达成想要屏蔽效果，最少存在以下缺点： *电源、地相距过远，电源平面阻抗较大 *电源、地平面因为元件焊盘等影响，极不完整 *因为参考面不完整，信号阻抗不连续  
实际上，因为大量采取表贴器件，对于器件越来越密情况下，本方案电源、地几乎无法作为完整参考平面，预期屏蔽效果极难实现；
方案2使用范围有限。但在部分单板中，方案2不失为最好层设置方案。以下为方案2在XX产品接口滤波板中使用案例； 
案例（特例）：在XX产品接口滤波板XXX设计过程中，出现了以下情况： 
A，整板无电源平面，只有GND、PGND各占一个平面； 
B，整板走线简单，但作为接口滤波板，布线辐射必需关注； 
C，该板贴片元件较少，多数为插件。 
分析： 1，因为该板无电源平面，电源平面阻抗问题也就不存在了； 
2，因为贴片元件少（单面布局），若表层做平面层，内层走
线，参考平面完整 
性基础得到确保，而且第二层可铺铜确保少许顶层走线参考平面； 
3，作为接口滤波板，PCB布线辐射必需关注，若内层走线，
表层为GND、PGND，走线得到很好屏蔽，传输线辐射得到控制； 
鉴于以上原因，在本板层排布时，我们决定采取方案2，即：GND、S1、S2、PGND，因为表层仍有少许短走线，而底层则为完整地平面，我们在S1布线层铺铜，确保了表层走线参考平面； 
在传输XX产品五块接口滤波板中，出于以上一样分析，设计人员吴均决定采取方案2，一样不失为层设置经典。 
列举以上特例，就是要告诉大家，要领会层排布标准，而非机械照搬。 

方案3：
TOP
GND
POWER
BOTTOM
此方案同方案1类似，适适用于关键器件在BOTTOM布局或关键信号底层布线情况；通常情况下，限制使用此方案；

六层板，优选方案3，可用方案1，备用方案2、4

对于六层板，优先考虑方案3，优选布线层S2，其次S3、S1。主电源及其对应地布在4、5层，层厚设置时，增大S2-P之间间距，缩小P-G2之间间距（对应缩小G1-S2层之间间距），以减小电源平面阻抗，降低电源对S2影响； 
在成本要求较高时候，可采取方案1，优选布线层S1、S2，其次S3、S4，和方案1相比，方案2确保了电源、地平面相邻，降低电源阻抗，但S1、S2、S3、S4全部裸露在外，只有S2才有很好参考平面； 
对于局部、少许信号要求较高场所，方案4比方案3更适合，它能提供极佳布线层S2。

对于单电源情况下，方案2比方案1降低了相邻布线层，增加了主电源和对应地相邻，确保了全部信号层和地平面相邻，代价是：牺牲一布线层； 对于双电源情况，推荐采取方案3，方案3兼顾了无相邻布线层、层压结构对称、主电源和地相邻等优点，但S4应降低关键布线； 方案4：无相邻布线层、层压结构对称，但电源平面阻抗较高；应合适加大3-4、5-6，缩小2-3、6-7之间层间距； 方案5：和方案4相比，确保了电源、地平面相邻；但S2、S3相邻，S4以P2作参考平面；对于底层关键布线较少和S2、S3之间线间窜扰能控制情况下此方案能够考虑。

*十层板：推荐方案2、3、可用方案1、4

方案3：扩大3-4和7-8各自间距，缩小5-6间距，主电源及其对应地应置于6、7层；优选布线层S2、S3、S4，其次S1、S5；本方案适合信号布线要求相差不大场所，兼顾了性能、成本；推荐大家使用；但需注意避免S2、S3之间平行、长距离布线；
方案4：EMC效果极佳，但和方案3比，牺牲一布线层；在成本要求不高、EMC指标要求较高、且必需双电源层关键单板，提议采取此种方案；优选布线层S2、S3, 对于单电源层情况，首先考虑方案2，其次考虑方案1。
方案1含有显著成本优势，但相邻布线过多，平行长线难以控制；

以上方案中，方案2、4含有极好EMC性能，方案1、3含有较佳 性价比；
 对于14层及以上层数单板，因为其组合情况多样性，这里不再一一列举。大家可根据以上排布标准，依据实际情况具体分析。 
以上层排布作为通常标准，仅供参考，具体设计过程中大家可依据需要电源层数、布线层数、特殊布线要求信号数量、百分比和电源、地分割情况，结合以上排布标准灵活掌握；对于部分有争议内容我们尽可能提供相关试验数据、案例，给界定，在此之前，提议大家优选推荐方案。

 2 模块划分及特殊器件布局 
谈PCBEMC设计,不能不谈PCB模块划分及关键器件布局。这首先是一些频率发生器件、驱动器、电源模块、滤波器件等在PCB上相对位置和方向全部会对电磁场发射和接收产生巨大影响，其次以上布局优劣将直接影响到布线质量。 

2.1 模块划分 
2.1 .1 按功效划分 
多种电路模块实现不一样功效，比如说时钟电路；放大电路；驱动电路；A/D、D/A转换电路；I/O电路、开关电源、滤波电路等等。 
一个完整设计可能包含了其中多个功效电路模块。在进行PCB设计时，我们可依据信号流向，对整个电路进行模块划分。从而确保整个布局合理性，达成整体布线路径短，各个模块互不交错，降低模块间相互干扰可能性。 2 .1.2 按频率划分 
根据信号工作频率和速率能够对电路模块进行划分：高、中、低渐次展开，互不交错。 

2.1.3 按信号类型分 
按信号类型能够分为数字电路和模拟电路两部分。 
为了降低数字电路对模拟电路干扰，使她们能和平共处、达成兼容状态，在PCB布局时需要给她们定义不一样区域，从空间上进行必需隔离，减小相互之间耦合。对于数、模转换电路，如A/D、D/A转换电路，应该布放在数字电路和模拟电路交界处，器件布放方向应以信号流向为前提，使信号引线最短，并使模拟部分管脚在模拟地上方，数字部分管脚在数字地上方。 
2.1.4 综合布局 
电路布局一个标准，就是应该根据信号流向关系，尽可能做到使关键高速信号走线最短，其次考虑电路板整齐、美观。时钟信号应尽可能短，若时钟走线无法缩短，则应在时钟线两侧加屏蔽地线。对于比较敏感信号线，也应考虑屏蔽方法。 
时钟电路含有较大对外辐射，会对部分较敏感电路，尤其是模拟电路产生较大影响，所以在电路布局时应让时钟电路远离其它无关电路；为了预防时钟信号对外辐射，时钟电路通常应远离I/O电路和电缆连接器。 
低频数字I/O电路和模拟I/O电路应靠近连接器布放，时钟电路、高速电路和存放器等器件常布放在电路板最靠近里边（远离拉手条）位置；中低速逻辑电路通常放在电路板中间位置；假如有A/D、D/A电路，则通常放在电路板最中间位置。

下面是部分基础关键点： 
1. 区域分割，不一样功效种类电路应该在不一样区域，如对数字电路、模拟电路、接口电路、时钟、电源等进行分区。 
2. 数、模转换电路应布放在数字电路区域和模拟电路区域交接处。 
3. 时钟电路、高速电路、存放器电路应布放在电路板最靠近里边（远离拉手条）位置；低频I/O电路和模拟I/O电路应靠近HEAD头布放。
 4. 应该采取基于信号流布局，使关键信号和高频信号连线最短，而不是首先考虑电路板整齐、美观。 
5.功率放大和控制驱动部分远离屏蔽体局部开孔,并立即离开本板。 
6.晶振、晶体等就近对应IC放置。 
7.基准电压源（模拟电压信号输入线、A/D变换参考电源）要尽可能远离数字信号。 

2.2 特殊器件布局 
2.2.1 电源部分 
在分散供电单板上全部要一个或多个DC/DC电源模块，加上和之相关电路，如滤波，防护等电路共同组成单板电源输入部分。 
现代开关电源是EMI产生关键源头，干扰频带能够达成300MHz以上，系统中多个单板全部有自己独立电源，但干扰却能经过背板或空间传输到其它单板上，而单板供电线路越长，产生问题越大，所以电源部分必需安装在单板电源入口处。假如存在大面积电源部分，也要求统一放在单板一测。下面是一个比很好放置方法，

2.2.2 时钟部分
时钟往往是单板最大干扰源，也是进行PCB设计时最需要特殊处理地方。布局时首先要使时钟源离单板板边（尤其是拉手条）距离尽可能大，其次要使时钟输出到负载走线尽可能短。在布线部分中，我们提到对时钟线要优先考虑布内层，并进行必需匹配、屏蔽等处理。 2.2.3 电感线圈 线圈（包含继电器）是最有效接收和发射磁场器件（在继电器选型时应尽可能考虑采取固态继电器）。提议线圈放置在离EMI源尽可能远地方，这些发射源可能是开关电源、时钟输出、总线驱动等。 线圈下方PCB板上不能有高速走线或敏感控制线，假如不能避免，就一定要考虑线圈方向问题，要使场强方向和线圈平面平行，确保穿过线圈磁力线最少。

2.2.4 总线驱动部分 
伴随系统容量越来越大，总线速率越来越高，总线驱动能力要求也越来越高，而总线数量同时大量增加，而总线匹配难以做到十分完美，所以通常总线驱动器（如16244）周围辐射场强很高，在部分单板测量过程中，我们总线驱动部分是时钟之外另一关键EMI源。 
在布局上，要求总线驱动部分离单板拉手条距离尽可能远，减小对系统外辐射，同时要求驱动后信号到宿距离尽可能靠近。以下图： 

必需时候能够考虑在大量总线驱动部分加局部屏蔽体。

2.2.5 滤波器件
滤波方法是必不可少也是最常见对策手段，原理设计中常常是注意到了很多滤波方法，比如去耦电容、三端电容、磁珠，电源滤波，接口滤波等，但在进行PCB设计时，假如滤波器件位置放置不妥，那么滤波效果将大打折扣，甚至起不到滤波作用。
滤波器件安装通常考虑是就近标准。比如： 去耦电容要尽可能靠近IC电源管脚； 电源滤波要尽可能靠近电源输入或电源输出； 局部功效模块滤波要靠近模块入口； 对外接口滤波（如磁珠等）要尽可能靠近接插件等。 下面图给一个直观范例：

3 滤波
3.1 概述 在PCB设计中，滤波既包含专门信号滤波器设计，也包含大量电源滤波电容使用。 滤波是必不可少：首先，经过其它方法并不能完全抑制进出设备 传导噪声，当电气信 号进出设备时，必需进行有效地滤波；其次，集成芯片输出状态改变或其它原因会使芯片供电电源上产生一定噪声，并影响该芯片本身或其它芯片正常工作。 

3.2 滤波器件 
常见滤波器件有很多个，包含电阻、电感、电容、铁氧体磁珠等。 
3.2.1 电阻 
电阻不能单独用来做滤波用途，它通常和电容结合起来组成RC滤波网络使用。 
3.2.2 电感 
电感高、低频特征图4所表示。因为引线电阻（ESR）和寄生电容存在，使电感存在一个自谐振频率fc，电感在低于fc频率范围内表现为电感特征，但在高于fc频率范围内，则表现为电容特征。这是在计算滤波器插入损耗时需要尤其注意地方。
 3.2.3 电容 
电容是在滤波电路中最为常见器件。相关电容在后文中有具体地描述。 
3.2.4 铁氧体磁珠 
铁氧体磁珠也是滤波常见器件。用于电磁噪声抑制铁氧体是一个磁性材料，由铁、镍、锌氧化物混合而成，含有很高电阻率，较高磁导率（约为100~1500）。铁氧体磁珠串接在信号或电源通路上，用于抑制差模噪声。当电流流过铁氧体时，低频电流能够几乎无衰减地流过，但高频电流却会受到很大损耗，转变成热量散发。铁氧体磁珠能够等效为电阻和电感串联，但电阻值和电感值全部是随频率而改变。 铁氧体磁珠和一般电感相比含有愈加好高频滤波特征。铁氧体在高频时展现电阻性，相当于品质因数很低电感器，所以能在相当宽频率范围内保持较高阻抗，从而提升高频滤波效能。

3.2.5 共模电感 共模电感插入传输导线对中，能够同时抑制每根导线对地共模高频噪声。通常做法是把两个相同线圈绕在同一个铁氧体环上，铁氧体磁损较小，绕制方法使得两线圈在流过共模电流时磁环中磁通相互叠加，从而含有相当大电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中磁通相互抵消，几乎没有电感量，所以差模电流能够无衰减地经过。

3.3 滤波电路
3.3.1 滤波电路形式 在EMC设计中，滤波作用基础上是衰减高频噪声，所以滤波器通常全部设计为低通滤波器。

3.3.2 滤波电路布局和布线 滤波电路在布局布线时必需严格注意。
（1） 滤波电路地应该是一个低阻抗地，同时不一样功效电路之间不能存在共地阻抗；
（2） 滤波电路输入输出不能相互交叉走线，应该加以隔离； 
（3） 在滤波电路设计中，同时应该注意使信号路径尽可能短、尽可能简练；尽可能减小滤波电容等效串联电感和等效串联电阻； 
（4） 接口滤波电路应该尽可能靠近接插件。

3.4 电容在PCBEMC设计中应用 
3.4.1 滤波电容种类 
电容在PCB EMC设计中是使用最为广泛器件。电容按功效不一样能够分为三种： 
去耦（Decouple）：打破系统或电路端口之间耦合，以确保正常操作。 
旁路（Bypass）：在瞬态能量产生地方为其提供一个到地低阻抗通路。是良好退耦必备条件之一。 
储能（Bulk）： 储能电容能够确保在负载快速变到最重时电压不会下跌。 

3.4.2 电容自谐振问题 
我们用来滤波电容器并不是理想电容器，在系统中实际表现为理想电容和电感和电阻串联。 

3.4.3 ESR对并联电容幅频特征影响 
阻抗峰值和电容器ESR值成反比，伴随单板设计水平和器件性能提升， 
并联电容阻抗峰值将会伴随ESR减小而增加，并联谐振峰值形状和位置取决于PCB板设计和电容选择。 
有几条标准应该了解： 
1、伴随ESR减小，谐振点阻抗会减小，但反谐振点阻抗会增大； 
2、n个相同电容并联使用时，最小阻抗可能小于ESR/n； 
3、多个电容并联时，阻抗并不一定发生在电容谐振点； 
4、对于给定数量电容器，比很好选择是电容值在一个较大范围内均匀展开，各个电容值ESR适中；比较差选择是仅有少许电容值，而且电容ESR全部很小。 

3.4.4 ESL对并联电容幅频特征影响 
电容封装和结构不一样，ESL也不一样。 
电容ESL和电容值一起决定电容器谐振点和并联电容器反谐振点频率范围。在实际设计中，应该尽可能选择ESL小电容器。 

3.4.5 电容器选择 
对于RF设计而言，陶瓷电容器、聚酯纤维电容器和聚苯乙烯薄膜电容器全部是很好选择。 
对于EMI滤波器来讲，对电容器介质材料要求并不高，常见X7R、Y5V和Z5U等松散介质全部是不错选择；通常绝正确电容值、电容器温度系数、电压改变系数等并不关键。

 3.4.6 去耦电容和旁路电容设计提议 
1、以供给商提供产品资料上自谐振特征为基础选择电容，使之符合设计时钟速率和噪声频率需要。 
2、在所需要频率范围内加尽可能多电容。3、在尽可能靠近 IC每个电源管脚地方，最少放一个去耦电容器，以减小寄生阻抗。 
4、旁路电容和IC尽可能放在同一个PCB平面上。 
5、对于多时钟系统能够将电源平面作分割，对每一个部分使用一个正确容值电容器，被狭缝分隔电源平面将一部分噪声和其它部分敏感器件分隔开来，同时提供了电 容值分离； 
6、对于时钟频率在一个较宽范围内改变系统，旁路电容选择甚为困难。一个很好处理方法是将两个容值上靠近2：1电容并联放置，这么做能够提供一个较宽低阻抗区，和一个较宽旁路频率。 

3.4.7 储能电容设计 
储能电容能够确保在负载快速变到最重时供电电压不会下跌。 储能电容可分为板极储能电容、器件级储能电容两种： 
A，板极储能电容：确保负载快速变到最重时，单板各处供电电压不会下跌。在高频、高速单板（和条件许可背板），提议均匀排布一定数量较大容值钽电容（1uf、10uf、22uf、33uf），以确保单板同一电压值保持一致。 
B，器件级储能电容： 确保负载快速变到最重时，器件周围各处供电电压不会下跌。对于工作频率、速率较高、功耗较大器件，提议在其周围排放1—4个较大容值钽电容（1uf、10uf、22uf、33uf），以确保器件快速变换时其工作电压保持不变。 
储能电容设计应该和去耦电容设计区分开来。有以下设计建 议： 
1、当单板上含有多个供电电压时，对一个供电电压储能电容仍然只选择一个容值电容器，通常选择表贴封装Tantalum电容（钽电容），能够依据需要选择10uf、22uf、33uf等； 
2、不一样供电电压芯片组成一个群落，储能电容在这个群落内均匀分布。 

4 地分割和汇接 
接地是抑制电磁干扰、提升电子设备EMC性能关键手段之一。正确接地既能提升产品抑制电磁干扰能力，又能降低产品对外EMI发射。

4.1 接地含义 
电子设备“地”通常有两种含义：一个是“大地”（安全地），另一个是“系统基准地”（信号地）。接地就是指在系统和某个电位基准面之间建立低阻导电通路。“接大地”就是以地球电位为基准，并以大地作为零电位，把电子设备金属外壳、电路基准点和大地相连接。把接地平面和大地连接，往往是出于以下考虑： 
A，提升设备电路系统工作稳定性； 
B，静电泄放； 
C，为操作人员提供安全保障。 
在交换、接入网等产品中，通常单板拉手条全部经过拉手条定位孔和保护地连接，方便静电泻放。 在做PON16ESD试验。因为DMU拉手条没有接PGND（本应金属化处理定位孔被误设计成非金属化孔，致使该板拉手条并未接到保护地上）。故在机壳(局端或远端)后面板进行静电试验(接触放电和空气放电)时，轻易引发复位。更改焊盘设计，拉手条接PGND后，复位问题处理，ESD测试经过。 

4.2 接地目标 
A，安全考虑，即保护接地； 
B，为信号电压提供一个稳定零电位参考点（信号地或系统地）； 
C，屏蔽接地。 

4.3 基础接地方法 
电子设备中有三种基础接地 方法：单点接地、多点接地、浮地。 

4.3.1 单点接地 
单点接地是整个系统中，只有一个物理点被定义为接地参考点，其它各个需要接地点全部连接到这一点上。 
单点接地适适用于频率较低电路中（1MHZ以下）。若系统工作频率很高，以致工作波长和系统接地引线长度可比拟时，单点接地方法就有问题了。当地线长度靠近于1/4波长时，它就象一根终端短路传输线，地线电流、电压呈驻波分布，地线变成了辐射天线，而不能起到“地”作用。为了降低接地阻抗，避免辐射，地线长度应小于1/20波长。在电源电路处理上，通常能够考虑单点接地。对于本企业大量采取数字电路，因为其含有丰富高次谐波，通常不提议采取单点接地方法。

 4.3.2 多点接地 
多点接地是指设备中各个接地点全部直接接到距它最近地平面上，使接地引线长度最短。 
多点接地电路结构简单，接地线上可能出现高频驻波现象显著降低，适适用于工作频率较高（>10MHZ）场所。但多点接地可能会造成设备内部形成很多接地环路，从而降低设备对外界电磁场抵御能力。在多点接地情况下，要注意地环路问题，尤其是不一样模块、设备之间组网时。 
地线回路造成电磁干扰： 
理想地线应是一个零电位、零阻抗物理实体。但实际地线本身现有电阻分量又有电抗分量，当有电流经过该地线时，就要产生电压降。地线会和其它连线（信号、电源线等）组成回路，当初变电磁场耦合到该回路时，就在地回路中产生感应电动势，并由地回路耦合到负载，组成潜在EMI威胁。

 4.3.3 浮地 
浮地是指设备地线系统在电气上和大地绝缘一个接地方法。 因为浮地本身部分弱点，不太适合于本企业通常大系统中，其接地方法极少采取，在此不作具体介绍。

4.3.4 以上多种方法组成混合接地方法 
4.4 相关接地方法通常选择标准： 
对于给定设备或系统，在所关心最高频率（对应波长为）入上，当传输线长度L〉 
入，则视为高频电路，反之，则视为低频电路。依据经验法则，对于 多点接地是指设备中各个接地点全部直接接到距它最近地平面上，使接地引线长度最短。 
多点接地电路结构简单，接地线上可能出现高频驻波现象显著降低，适适用于工作频率较高（>10MHZ）场所。但多点接地可能会造成设备内部形成很多接地环路，从而降低设备对外界电磁场抵御能力。在多点接地情况下，要注意地环路问题，尤其是不一样模块、设备之间组网时。 
地线回路造成电磁干扰： 
理想地线应是一个零电位、零阻抗物理实体。但实际地线本身现有电阻分量又有电抗分量，当有电流经过该地线时，就要产生电压降。地线会和其它连线（信号、电源线等）组成回路，当初变电磁场耦合到该回路时，就在地回路中产生感应电动势，并由地回路耦合到负载，组成潜在EMI威胁。 

4.3.3 浮地 
浮地是指设备地线系统在电气上和大地绝缘一个接地方法。 因为浮地本身部分弱点，不太适合于本企业通常大系统中，其接地方法极少采取，在此不作具体介绍。

 4.3.4 以上多种方法组成混合接地方法
 4.4 相关接地方法通常选择标准： 
对于给定设备或系统，在所关心最高频率（对应波长为）入上，当传输线长度L〉 
入，则视为高频电路，反之，则视为低频电路。依据经验法则，对于 接对应地）。 
在电源、地分割方面要注意切断EMI经过参考平面从初级窜到次级路径，尤其是在滤波器、共模线圈、磁珠等器件分割处理上。 

第二部分    布线 
1 传输线模型及反射、串扰 1.1 概述： 
在高速数字电路PCB设计中，当布线长度大于20分之一波长或信号延时超出6分之一信号上升沿时，PCB布线可被视为传输线。传输线有两种类型:微带线和带状线。和EMC设计相关传输线特征包含：特征阻抗、传输延迟、固有电容和固有电感。反射和串扰会影响信号质量，同时从EMC角度考虑，也是EMI关键起源。 

1.2 传输线模型 
相关传输线分布参数模型在CAD室《信号质量控制步骤》等资料中已经有详尽介绍，此处从略。 

1.3 传输线种类 
1.3.1 微带线（microstrip） 
定义：和参考平面相邻表层布线。 
1.3.2 带状线（Stripline） 
定义：在两参考平面之间PCB布线  
传输过程中任何不均匀(如阻抗改变、直角拐角)全部会引发信号反射，反射结果对模拟信号（正弦波）是形成驻波，对数字信号则表现为上升沿、下降沿振铃和过冲。这种过冲首先形成强烈电磁干扰，其次对后级输入电路保护二极管造成损伤甚至失效。 
通常而言，过冲超出0.7V就应采取方法。在下面图中，信号源阻抗、负载阻抗是 造成信号往返反射原因。 
因为反射而在信号上升沿和下降沿引发上冲、下冲和振铃，这些过冲和振铃不仅影响信号完整性，而且是关键EMI发射源。 

1.5 串扰 
因为在相邻PCB布线之间存在寄生电容CSV，高频信号会经过CSV引发相互 
干扰，在一路有脉冲信号经过时，另一路上在脉冲上升沿和下降沿位置有干扰脉冲出现，这就是PCB布线间串扰。串扰首先影响信号质量，同时串扰脉冲也是EMI关键发射源。 
    影响传输线间串扰因数有：耦合长度L、源端、负载端输入、输出阻抗，介电常数，传输线宽度W、厚度T，和参考平面高度H（换个角度： 分布电容 CSV、寄生电容 Cti、耦合电感L） 2 优选布线层 
对于时钟、高频、高速、小、弱信号而言，选择适宜布线层相当关键,对于那些高速总线，其布线层选择一样不能忽略；

1.3.3嵌入式微带线 1.4 传输线反射
让我们先对表层和内层走线（即微带线和带状线）进行部分比较 

2.1 表层和内层走线比较 
注：微带线和带状线已在上一章中介绍过，为方便阅读，此处再次附上。 

2.1.1 微带线（Microstrip） 
定义：和参考平面相邻表层布线。 
2.1.3 微带线和带状线比较 
微带线和带状线比较： 
1，微带线传输延时比带状线低（38 .1(ps/inch)）； 
2，在给定特征阻抗情况下，微带线固有电容比带状线小； 
3，微带线在表层，直接对外辐射；带状线在内层，有参考平面屏蔽； 
4，微带线可视，便于调试；带状线不可视，调试不便； 考虑到参考平面屏蔽作用，现有测试数据表明微带线辐射比带状线大20DB左右。 
我们知道，EMI对外传输路径关键有传导和辐射两种；对于传输线而言，这两种路径也 一样存在； 
对于带状线，因为其夹在两平面之间，其辐射路径得到很好控制，其关键对外传输路径为传导，即我们需要关键考虑是其供电过程中电源、地纹波和和相邻走线之间窜扰。 
而对于微带线，除含有带状线传导路径外，其本身对外辐射对我们EMC指标至关关键；当然，并非全部表层走线辐射全部值得我们关注，在稍后特殊信号处理一章里，我们对关键辐射信号种类将加以探讨； 

从EMC角度，我们需要对以下两种布线加以关注： 
1，强辐射信号线（高频、高速，尤以时钟线为甚），对外辐射； 
2，小、弱信号和对外界干扰很敏感复位等信号，易受干扰； 
对于这两类线，我们必需给充足关注，在情况许可前提下，提议考虑内层布线；并扩大她们和其它布线间距，甚至加屏蔽地