项目：计数器的设计与制作.ppt

项项目二目二计计数器的仿真制作与数器的仿真制作与调试调试（1414学学时时）任任务务描述描述利用触利用触发发器器设计设计制作一个制作一个计计数器数器教学目的教学目的和和 要要 求求（知（知识识、能、能力和素力和素质质）1.1.掌握掌握RSRS触触发发器、器、D D触触发发器、器、JKJK触触发发器、器、T T触触发发器的器的逻辑逻辑功能和功能和测试测试方方法。法。2 2、掌握、掌握时时序序逻辑电逻辑电路的特点及分析方法、分析步路的特点及分析方法、分析步骤骤。3 3、通、通过计过计数器的数器的设计设计与制作，掌握与制作，掌握时时序序逻辑电逻辑电路的路的设计设计方法和方法和设计设计步步骤骤。4 4、掌握集成芯片的功能和、掌握集成芯片的功能和应应用。用。5 5、能、能进进行元器件的行元器件的识别识别与与选选取。取。6 6、学会、学会时时序序逻辑电逻辑电路的仿真、安装、路的仿真、安装、调试调试与与检测检测方法。方法。7 7、要有沟通能力和、要有沟通能力和团队协团队协作精神；端正的学作精神；端正的学习态习态度，良好的度，良好的职业职业道道德；同德；同时时具具备质备质量、成本、安全、量、成本、安全、环环保意保意识识。教学重点教学重点和和 难难 点点重点：、各重点：、各类类触触发发器的功能及器的功能及测试测试、时时序序逻辑电逻辑电路的分析路的分析设计设计集成芯片的功能和集成芯片的功能和应应用用难难点：、典型集成芯片的功能和点：、典型集成芯片的功能和应应用用、电电路的路的综综合合调试调试。教学方法和教学方法和手段手段讲讲解法、引解法、引导导法、仿真法、法、仿真法、“教、学、做教、学、做”一体化教学方法等。一体化教学方法等。教学教学过过程程、导导入新入新课课 、讲讲授授 3 3、制作与、制作与调试调试 4 4、写、写报报告告 5 5、综综合考核合考核1项项目一目一任务二（任务二（6学时）学时）任任务务描述描述计计数器和寄存器芯片功能仿真数器和寄存器芯片功能仿真教学目的教学目的和和 要要 求求1 1、掌握、掌握计计数器的工作原理及典型芯片的数器的工作原理及典型芯片的应应用用 2 2、掌握寄存器的工作原理及典型芯片的、掌握寄存器的工作原理及典型芯片的应应用用教学重点教学重点和和 难难 点点重点：各芯片的功能重点：各芯片的功能难难点：各芯片的点：各芯片的应应用用教学方法教学方法和手段和手段讲讲解法、引解法、引导导法、法、“教、学、做教、学、做”一体化教学方法等一体化教学方法等教教学学过过程程1 1 导导入新入新课课2 2 讲讲授授3 3 作作业业和思考和思考题题布置布置2一、时序逻辑电路的基本结构及特点一、时序逻辑电路的基本结构及特点1.1 时序逻辑电路的基本结构 时序逻辑电路中必须含有存储电路，存储电路可由延迟元件组成，也可用触发器构成。3一、时序逻辑电路的基本结构及特点一、时序逻辑电路的基本结构及特点1.1 时序逻辑电路的基本结构 时序逻辑电路中必须含有存储电路，存储电路可由延迟元件组成，也可用触发器构成。4一、时序逻辑电路的基本结构及特点一、时序逻辑电路的基本结构及特点1.1 时序逻辑电路的特点(1)时序逻辑电路由组合电路和存储电路组成。(2)时序逻辑电路中存在反馈，因而电路的工作状态与时间因素有关，即时序电路的输出由电路的输入和电路原来的状态共同决定。5二、时序逻辑电路的分类二、时序逻辑电路的分类2.1 时序逻辑电路的分类同步时序逻辑电路 在同步时序逻辑电路中，存储电路内所有触发器的时钟输入端都接于同一个时钟脉冲源，因而，所有触发器的状态变化都与所加时钟信号同步。异步时序逻辑电路 异步时序逻辑电路中，没有统一的时钟脉冲，有些触发器的时钟输入端与时钟脉冲源相连，而有些触发器的时钟输入端不与时钟脉冲源相连。一、时序逻辑电路的基本结构及特点一、时序逻辑电路的基本结构及特点6二、时序逻辑电路的分析二、时序逻辑电路的分析2.1 分析时序逻辑电路的一般步骤 时序逻辑电路的分析就是根据给定的时序逻辑电路图，通过分析，求出它的输出Z的变化规律，以及电路状态Q的转换规律，进而说明该时序逻辑电路的功能和工作特性。、根据给定的时序电路图写出下列各逻辑方程式。(1)各触发器的时钟信号CP的逻辑表达式；(2)时序电路的输出方程；(3)各触发器的驱动方程。、将驱动方程代入相应触发器的特性方程，求得各触发器的次态的方程,也就是时序逻辑电路的状态方程。、根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。、用文字描述给定时序逻辑电路的逻辑功能。7二、时序逻辑电路的分析二、时序逻辑电路的分析同步时序逻辑电路的分析举例解：(1)驱动方程和输出方程8二、时序逻辑电路的分析二、时序逻辑电路的分析（）列状态方程（）列状态表9二、时序逻辑电路的分析二、时序逻辑电路的分析（）由状态表画出状态图和时序图（）确定电路的逻辑功能和特点 从状态表容易看出：每经过八个时钟脉冲，电路的状态以及电路输出变量Y的取值循环变化一次，这说明该电路具有对时钟脉冲信号(CP)进行计数的功能，是八进制计数器，电路状态以自然二进制状态输出。计数器是典型的时序逻辑部件，它能累计输入脉冲的个数。10二、时序逻辑电路的分析二、时序逻辑电路的分析同学们自己分析如图所示时序逻辑电路的功能。11 计数器是用来实现累计电路输入CP脉冲个数功能的时序电路。在计数功能的基础上，计数器还可以实现计时、定时、分频和自动控制等功能，应用十分广泛。计数器按照CP脉冲的输入方式可分为同步计数器和异步计数器。计数器按照计数规律可分为加法计数器、减法计数器和可逆计数器。计数器按照计数的进制可分为二进制计数器（N=2n）和非二进制计数器（N2n），其中,N代表计数器的进制数，n代表计数器中触发器的个数。1.同步二进制计数器 同步二进制计数器电路如图所示。三、计数器三、计数器3.1 同步计数器12三、计数器三、计数器三、计数器三、计数器13三、计数器三、计数器分析过程:(1)写相关方程式。时钟方程 CP0=CP1=CP2=CP 驱动方程：J0=1 K0=114 (2)求各个触发器的状态方程。JK触发器特性方程为 Qn+1=将对应驱动方程式分别代入JK触发器特性方程式，进行化简变换可得状态方程：三、计数器三、计数器15表表5.2 同步计数器的状态表同步计数器的状态表 (3)求出对应状态值。列状态表如表5.2所示。画状态图如图5.6（a）所示，画时序图如图5.6（b）所示。0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0三、计数器三、计数器16图 5.6 同步计数器状态图(a)状态图；(b)时序图三、计数器三、计数器17 (4）归纳分析结果，确定该时序电路的逻辑功能。从时钟方程可知该电路是同步时序电路。从状态图可知随着CP脉冲的递增,触发器输出Q2Q1Q0值是递减的,且经过八个CP脉冲完成一个循环过程。综上所述，此电路是同步三位二进制（或一位八进制）减法计数器。从图5.4（b）所示时序图可知：Q0端输出矩形信号的周期是输入CP信号的周期的两倍，所以Q0端输出信号的频率是输入CP信号频率的1/2，对应Q1端输出信号的频率是输入CP信号频率的1/4，因此N进制计数器同时也是一个N分频器，谓分频就是降低频率，N分频器输出信号频率是其输入信号频率的N分之一。三、计数器三、计数器182.同步非二进制计数器同步非二进制计数器 例 2分析图5.8 所示同步非二进制计数器的逻辑功能。图图5.8 同步非二进制计数器同步非二进制计数器三、计数器三、计数器19解 (1)写相关方程式。时钟方程 CP0=CP1=CP2=CP驱动方程 k0=1三、计数器三、计数器20 (2)求各个触发器的状态方程：(3)求出对应状态值。列状态表。列出电路输入信号和触发器原态的所有取值组合，代入相应的状态方程，求得相应的触发器次态及输出，列表得到状态表，如表5.4所示。三、计数器三、计数器21表表5.4 状态表状态表 cp 0 0 00 0 1 0 0 10 1 0 0 1 00 1 1 0 1 11 0 0 1 0 01 0 1 1 0 11 1 0 1 1 01 1 11 1 10 0 0三、计数器三、计数器22图5.9 同步计数器对应图形（a）状态图;（b）时序图 画状态图如图5.9（a）所示，时序图如图5.9（b）所示。三、计数器三、计数器23 (4)归纳分析结果，确定该时序电路的逻辑功能。从时钟方程可知该电路是同步时序电路。从表5.4所示状态表可知：计数器输出Q2Q1Q0共有八种状态000111。从图5.9（a）所示状态图可知：随着CP脉冲的递增,触发器输出Q2Q1Q0会进入一个有效循环过程，此循环过程包括了五个有效输出状态，其余三个输出状态为无效状态，所以要检查该电路能否自启动。三、计数器三、计数器24 检查的方法是：不论电路从哪一个状态开始工作，在CP脉冲作用下，触发器输出的状态都会进入有效循环圈内，此电路就能够自启动；反之，则此电路不能自启动。综上所述，此电路是具有自启动功能的同步五进制加法计数器。三、计数器三、计数器25 1.集成同步计数器集成同步计数器74LS161 74LS161是一种同步四位二进制加法集成计数器。其管脚的排列如图5.10所示，逻辑功能如表5.5所示。图 5.1074LS161管脚排列图3.3 集成同步计数器26表表5.5 74LS161逻辑功能表逻辑功能表CTPCTTCP Q3 Q2 Q1 Q00111101110101 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法计数 当复位端 =0时，输出Q3Q2Q1Q0全为零，实现异步清除功能（又称复位功能）。当 =“1”，预置控制端 =“0”，并且 CP=CP时，Q3Q2Q1Q0=D3D2D1D0，实现同步预置数功能。27 当 =“1”且CTPCTT=0时，输出Q3Q2Q1Q0保持不变。当 =CTP=CTT=“1”，并且CP=CP时，计数器才开始加法计数，实现计数功能。28三、计数器三、计数器3.4 异步计数器1.异步二进制计数器异步三位二进制计数器电路如图所示。29 分析步骤如下：(1)写相关方程式。时钟方程 CP0=CPCP1=Q0CP2=Q1 驱动方程 J0=1 K0=1 J1=1 K1=1 J2=1 K2=1(2)求各个触发器的状态方程。JK触发器特性方程为三、计数器三、计数器30 将对应驱动方程式分别代入特性方程式，进行化简变换可得状态方程:三、计数器三、计数器31表表 5.6 状态表状态表 cp1 0 0 00 0 12 0 0 10 1 03 0 1 00 1 14 0 1 11 0 05 1 0 01 0 16 1 0 11 1 07 1 1 01 1 181 1 10 0 0 (3)求出对应状态值。列状态表如表所示。三、计数器三、计数器32计数器状态图和时序图 画状态图和时序图如图所示。三、计数器三、计数器33 （4）归纳分析结果，确定该时序电路的逻辑功能。由时钟方程可知该电路是异步时序电路。从状态图可知随着CP脉冲的递增,触发器输出Q2Q1Q0值是递增的,经过八个CP脉冲完成一个循环过程。综上所述，此电路是异步三位二进制（或一位八进制）加法计数器。三、计数器三、计数器345.3.2 集成异步计数器集成异步计数器1.集成异步计数器芯片集成异步计数器芯片74LS290 逻辑电路如图所示。三、计数器三、计数器35 74LS290芯片的管脚排列如图5.18所示。其中，S9(1)、S9(2)称为置“9”端，R0(1)、R0(2)称为置“0”端；CP0、CP1端为计数时钟输入端，Q3Q2Q1Q0为输出端，NC表示空脚。74LS290逻辑功能如表所示。置“9”功能：当S9(1)=S9(2)=1时，不论其他输入端状态如何，计数器输出Q3Q2Q1Q0=1001，而(1001)2=(9)10，故又称异步置数功能。三、计数器三、计数器36表5.874LS290逻辑功能表S9(1)S9(2)R0(1)R0(2)CP0 CP1Q3 Q2 Q1 Q0 1 1 1 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 0 1 S9(1)S9(2)=0 R0(1)R0(2)cp 0 0 cp cp Q0 Q3 CP3 二进制 五进制 8421 十进制 8421 十进制三、计数器三、计数器37置置“0”功能：功能：当S9(1)和S9(2)不全为1，并且R0(1)=R0(2)=1时，不论其他输入端状态如何，计数器输出Q3Q2Q1Q0=0000，故又称异步清零功能或复位功能。计数功能：计数功能：当S9(1)和S9(2)不全为1，并且R0(1)和R0(2)不全为1，输入计数脉冲CP时，计数器开始计数。三、计数器三、计数器38四、寄存器四、寄存器4.1数据寄存器数据寄存器 数据寄存器又称数据缓冲储存器或数据锁存器，其功能是接受、存储和输出数据，主要由触发器和控制门组成。n个触发器可以储存n位二进制数据。数据寄存器按其接受数据的方式又分为双拍式和单拍式两种。1.双拍式数据寄存器双拍式数据寄存器(1)电路组成。如图所示。39四、寄存器四、寄存器4.1数据寄存器数据寄存器双拍式三位数据寄存器(2)工作原理。在接收存放输入数据时，需要两拍才能完成：第一拍清零，第二拍置数。40四、寄存器四、寄存器4.1数据寄存器数据寄存器2.单拍式数据寄存器单拍式数据寄存器(1)电路组成 单拍式四位二进制数据寄存器(2)工作原理。接受寄存数据只需一拍即可，无须先进行清零。41四、寄存器四、寄存器 4.2 移位寄存器移位寄存器 移位寄存器除了接受、存储、输出数据以外，同时还能将其中寄存的数据按一定方向进行移动。移位寄存器有单向和双向移位寄存器之分。1.单向移位寄存器单向移位寄存器 单向移位寄存器只能将寄存的数据在相邻位之间单方向移动。按移动方向分为左移移位寄存器和右移移位寄存器两种类型。右移移位寄存器电路如图所示。42 功能分析：(1)时钟方程CP0=CP1=CP2=CP3=CP驱动方程 D0=D1=D2=D3=DD触发器特征方程为 Q n+1=D(CP)43 (2)将对应驱动方程分别代入D触发器特征方程，进行化简变换可得状态方程:(3）假定电路初态为零，而此电路输入数据D在第一、二、三、四个CP脉冲时依次为1、0、1、1，根据状态方程可得到对应的电路输出D3D2D1D0的变化情况，如表所示。44四、寄存器四、寄存器4.2 移位寄存器移位寄存器 CP输入数据D右移移位寄存器输出Q3Q2Q1Q0000000111000200100311010411101时序图右移移位寄存器输出变化右移移位寄存器输出变化45 (4)确定该时序电路的逻辑功能。由时钟方程可知该电路是同步电路。右移移位寄存器电路中，随着CP脉冲的递增,触发器输入端依次输入数据D，称为串行输入。输入一个CP脉冲，数据向右移动一位。输出有两种方式：数据从最右端Q0依次输出，称为串行输出；由Q3Q2Q1Q0端同时输出,称为并行输出。串行输出需要经过八个CP脉冲才能将输入的四个数据全部输出，而并行输出只需四个CP脉冲。46左移移位寄存器 左移移位寄存器电路如图所示，请同学们自行分析其功能。47四、寄存器四、寄存器4.2 移位寄存器移位寄存器2.双向移位寄存器双向移位寄存器既可将数据左移、又可右移的寄存器称为双向移位寄存器。四位双向移位寄存器48四、寄存器四、寄存器4.2 移位寄存器移位寄存器2.双向移位寄存器双向移位寄存器 X是工作方式控制端。当X=0时，实现数据右移寄存功能；当 X=1时，实现数据左移寄存功能；DSL是左移串行输入端，而DSR是右移串行输入端。3.移位寄存器的应用移位寄存器的应用1）实现数据传输方式的转换 在数字电路中，数据的传送方式有串行和并行两种，而移位寄存器可实现数据传送方式的转换。既可将串行输入转换为并行输出，也可将串行输入转换为串行输出。49四、寄存器四、寄存器4.2 移位寄存器移位寄存器3.移位寄存器的应用移位寄存器的应用2）构成移位型计数器1）环形计数器。环形计数器是将单向移位寄存器的串行输入端和串行输出端相连，构成一个闭合的环。(a)逻辑电路图；(b)状态图50 实现环形计数器时，必须设置适当的初态，且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为“1”或“0”)，这样电路才能实现计数,环形计数器的进制数N与移位寄存器内的触发器个数n相等，即N=n，状态变化如图(b)所示(电路中初态为0100)。（2）扭环形计数器。扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连，构成一个闭合的环，如图(a)所示。(a)逻辑电路图;(b)状态图四、寄存器四、寄存器51四、寄存器四、寄存器4.2 移位寄存器移位寄存器4.集成移位寄存器的应用集成移位寄存器的应用 集成移位寄存器从结构上可分为TTL型和CMOS型；按寄存数据位数，可分为四位、八位、十六位等等;按移位方向,可分为单向和双向两种。74LS194是双向四位TTL型集成移位寄存器，具有双向移位、并行输入、保持数据和清除数据等功能。其管脚排列图如图5.30所示。其中 端为异步清零端，优先级别最高；S1、S2控制寄存器的功能；DSL为左移数据输入端;DSR为右移数据输入端;A、B、C、D为并行数据输入端。表 5.10 是74LS194的功能表。5274LS194管脚排列图四、寄存器四、寄存器53 功能应用：如图5.31所示，利用74LS194可实现数据传送方式的串-并行转换。利用74LS194实现串-并行转换四、寄存器四、寄存器54表表5.10 LS194的功能表的功能表S1S2CP功能0清零100保持101右移110右移111并行输入四、寄存器四、寄存器55 【思考题思考题】1.如何利用JK触发器构成单向移位寄存器？2.环形计数器设置初态时可以通过哪几种方法？四、寄存器四、寄存器56本章小结本章小结 1.时序逻辑电路是数字系统中非常重要的逻辑电路，与组合逻辑电路既有联系，又有区别，基本分析方法一般有四个步骤，常用的时序逻辑电路有计数器和寄存器。2.计数器按照CP脉冲的工作方式分为同步计数器和异步计数器，各有优缺点，学习的重点是集成计数器的特点和功能应用。3.寄存器按功能可分为数据寄存器和移位寄存器，移位寄存器既能接收、存储数据，又可将数据按一定方式移动。